液晶显示器的制作方法

专利名称：液晶显示器的制作方法
技术领域：
本文件内容涉及一种液晶显示器，该液晶显示器通过使用输出极性以列反转方式 反转的数据电压的源驱动集成电路，以点反转方式驱动液晶显示面板。
背景技术：
有源矩阵型液晶显示器(LCD)通过使用薄膜晶体管(TFT)作为开关元件来显示运 动图像。可以将IXD制造得比阴极射线管(CRT)的尺寸小，因此将IXD作为CRT的替代品 应用于便携式信息设备、办公设备、计算机等，并且进一步应用于电视机。IXD包括LC显示面板、向LC显示面板提供光的背光单元、向LC显示面板中的数据 线提供数据电压的源驱动集成电路(IC)、向LC显示面板中的栅线(或扫描线)提供栅脉冲 (或扫描脉冲)的栅驱动IC、控制上述IC的控制电路、以及驱动背光单元的光源的光源驱 动电路。随着IXD的工艺技术和驱动技术的快速发展，已降低了 IXD的制造成本，且明显改 善了 IXD的图像质量。需要进一步改善IXD的功耗、图像质量和制造成本，以适合于信息终 端设备中对低功耗和低成本的要求。

发明内容
本发明的实施例提供一种液晶显示器(IXD)，包括LC显示面板，所述LC显示面板 具有多条数据线、与所述数据线交叉的多条栅线、以矩阵形式排列的LC盒、和设置在所述 栅线和数据线的交叉处的TFT ；配置为给所述数据线提供数据电压的源驱动IC，其中数据 电压的极性以列反转方式反转；以及配置为顺序地给所述栅线提供栅脉冲的栅驱动电路。这里，在LC显示面板内的LC盒中充电的数据电压的极性以点为单位进行反转。此外，显示面板的至少一部分包括设置于第m+1 (其中m是奇数)水平显示行中彼 此相邻的数据线之间的两个LC盒，以便与设置于第m水平显示行中彼此相邻的数据线之间 的两个LC盒间隔开。第m水平显示行中的两个LC盒和第m+1水平显示行中的两个LC盒由相同数据线 提供的极性相同的数据电压顺序地向其中充电。


所包含的用于提供对发明的进一步的理解的附图并入组成说明书的一部分，图解 了本发明的实施例，并与说明书文字部分一起用于解释本发明的原理。在附图中图1是图示根据本文件内容的实施例的LCD的方框图2是图示图1中示出的像素阵列的第一实施例的具体电路图；图3是图示第一数据线与第m+1数据线连接的实例的示图；图4是图示给图3中示出的LCD中的数据线提供的数据电压的波形图；图5是图示第m+1数据线与源驱动IC的输出通道连接的实例的示图；图6是图示给图5中示出的LCD中的数据线提供的数据电压的波形图；图7是图示图1中示出的像素阵列的第二实施例的具体电路图；图8是图示图1中示出的像素阵列的第三实施例的具体电路图；图9是图示图1中示出的像素阵列的第四实施例的具体电路图；图10是图示图1中示出的像素阵列的第五实施例的具体电路图；图11是图示图1中示出的像素阵列的第六实施例的具体电路图；图12是图示图1中示出的像素阵列的第七实施例的具体电路图；图13是图示图1中示出的像素阵列的第八实施例的具体电路图；图14是图示图1中示出的像素阵列的第九实施例的具体电路图；图15是图示图1中示出的像素阵列的第十实施例的具体电路图；和图16是图示图1中示出的像素阵列的第十一实施例的具体电路图。
具体实施例方式参考附图，通过将LCD作为典型范例说明本文件内容的示范实施例。在说明书全 文中，相似的参考数字表示相似的元件。在下文的解释中，当确认与本文件内容相关的公知 功能或构造的详细说明会非必要地模糊本文件内容的要点时，将省略这些详细说明。下文的解释中使用的各个元件的名称是出于撰写说明书方便性而选择的，因此可 能与实际产品的名称不同。参见图1，根据本文件内容的实施例的IXD包括具有像素阵列10的LC显示面板、 源驱动IC 12和时序控制器11。可以在LC显示面板的下部设置向LC显示面板均勻地提供 光的背光单元。LC显示面板包括彼此相对的上玻璃基板和下玻璃基板，LC层位于两个基板之间。 LC显示面板具有像素阵列10。像素阵列10包括以数据线和栅线的交叉结构的矩阵形式排 列的LC盒。像素阵列10的下玻璃基板具有数据线、栅线、TFT、与TFT连接的LC盒的像素 电极、与LC盒的像素电极连接的存储电容器Cst等等。像素阵列10中的每个LC盒由通过 TFT在像素电极中充电的电压和提供给公共电极的公共电压之间的电压差来驱动，该电压 差控制透过LC盒的光的透射率以显示与视频数据对应的图像。下面将参照随后的附图详 细描述像素阵列10的结构。LC显示面板的上玻璃基板具有黑矩阵、滤色器和公共电极。在例如TN(扭曲向 列)模式或VA(垂直排列)模式的垂直场驱动类型中，公共电极设置在上玻璃基板上，在例 如IPS(共平面切换)模式和FFS(边缘场切换)模式的水平场驱动类型中，公共电极与像 素电极一起设置在下玻璃基板上。分别在LC显示面板的下玻璃基板和上玻璃基板的外表面贴附偏振器，在与LC层 接触的内表面上形成取向层，以设定LC层的预倾角。所述IXD不仅可以依照TN模式、VA模式、IPS模式和FFS模式实施，也可以依照其它LC模式实施。所述LCD可以依照其它类型的LCD实施，例如透射性LCD、透反型LCD、反 射型LCD等等。透射性LCD和反射性LCD需要背光单元。所述背光单元可以依照直下型背 光单元或边缘型背光单元来实施。源驱动IC 12安装在载带封装(TCP) 15上，与LC显示面板的下玻璃基板结合并通 过TAB(载带自动贴合)处理连接到源印刷电路板(PCB) 14。源驱动IC 12可以贴附到LC 显示面板的下玻璃基板上。源驱动IC 12的每一数据输出通道与像素阵列10中的每条数 据线相连。源驱动IC 12的输出通道的总数约为数据线的总数的一半。每一源驱动IC 12从时序控制器11接收数字视频数据。源驱动IC 12响应于来 自时序控制器11的源时序控制信号，将数字视频数据转换为正/负数据电压，并通过输出 通道将转换的数据电压提供给像素阵列10中的数据线。源驱动IC 12在时序控制器11的 控制下将极性彼此相反的数据电压提供给相邻的数据线，提供给各条数据线的数据电压的 极性在一个帧周期中保持不变。因此，如图4和6所示，源驱动IC 12输出极性以列反转方 式反转的数据电压。栅驱动器13响应于来自时序控制器11的栅时序控制信号，顺序地给像素阵列中 的栅线提供栅脉冲(或扫描脉冲)。栅驱动器13可以安装在TCP上并通过TAB处理与LC 显示面板的下玻璃基板结合，或者可以通过GIP (板内栅，gate in panel)处理与像素阵列 10—起直接形成在下玻璃基板上。栅驱动器13可以如图2中所示设置在像素阵列10的两 侧，或者可以设置在像素阵列10的一侧。时序控制器11将来自外部系统板的数字视频数据传送至源驱动IC 12。时序控 制器11产生用于控制源驱动IC 12的操作时序的源时序控制信号和用于控制栅驱动器13 的操作时序的栅时序控制信号。时序控制器11安装在控制PCB 16上。控制PCB 16和源 PCB 14通过例如FFC(柔性扁平电缆)或FPC(柔性印刷电路)等柔性印刷电路板17彼此连接。图2是图示像素阵列10的第一实施例的电路图。在图2中，像素阵列10具有m+1条数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的 栅线Gl至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXll至PIX14及PIX21至 PIX24与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T14和T21至T24。在 该像素阵列内的单条水平显示行中布置的LC盒的数量为an。对于由于图2中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平 2点反转和垂直1点反转为单位进行反转。在图2中，箭头表示在LC盒中充电的数据电压 的次序。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第1栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N(其中N是奇数)帧周期中，源驱动IC 12仅将负数据电压提供给奇数数据 线D1，D3，…，Dm-I和Dm+1，仅将正数据电压提供给偶数数据线D2，D4，…，和Dm。在第 N+1帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1， 仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在下文描述的实施例中，用于数据线的符号i的值等于或小于m，并且在各个实施例中可以是不同的值。符号i是自然数。例如，在图2、7、8、10、11、12、15和16示出的实施 例中，符号i = 3k-2(其中k是自然数)，在图9、13和14示出的实施例中，符号i = 4k_3。 在各条奇数水平显示行LINE#1，LINE#3，···，和LINE#n_l中，设置于第i数据线和第i+Ι数 据线之间的奇数水平显示行中的第一和第二 LC盒在第N帧周期中由第i+Ι数据线提供的 正数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的负数据电压向其中 充电。在图2中，参考数字“PIX11 ”表示形成在奇数水平显示行中的第一 LC盒中的第一像 素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二 LC盒中的第二像素电极。 此外，在各条偶数水平显示行LINE#2，LINE#4，…，和LINEita中，设置于第i+Ι数据线和第 i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第i+Ι数据线提 供的正数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的负数据电压向 其中充电。在图2中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第 三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电 极。因此，奇数水平显示行中的第一、第二 LC盒和偶数水平显示行中的第三、第四LC盒由 第i+Ι数据线提供的极性相同的电压向其中充电。在各条奇数水平显示行LINE#1，LINE#3，···，和LINE#n_l中，设置于第i+Ι数据线 和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+2数 据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的正数据 电压向其中充电。在图2中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒 中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四 像素电极。此外，在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，设置于第i+2 数据线和第i+3数据线之间的偶数水平显示行中的第五和第六LC盒在第N帧周期中由第 i+2数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的正 数据电压向其中充电。在图2中，没有图示偶数水平显示行中的第五和第六LC盒，它们的 连接结构与第一和第二 LC盒中的连接结构基本相同。因此，奇数水平显示行中的第三、第 四LC盒和偶数水平显示行中的第五、第六LC盒由第i+2数据线提供的极性相同的电压向 其中充电。同时，偶数水平显示行中的第一和第二 LC盒由第i数据线提供的极性相同的数 据电压向其中充电。在图2所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和 第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间 的连接关系。在第一水平显示行LINE#1中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第一 TFT Tl 1响应于来自第二栅线G2的第二栅脉冲，给第一像素电极PIXll输送来自第二数据 线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIXll中充电。 第一 TFT Tll的栅极端与第二栅线G2连接。第一 TFT Tll的漏极端与第二数据线D2连 接，源极端与第一像素电极PIXll连接。第一水平显示行中的第二 TFT T12响应于来自第 一栅线Gl的第一栅脉冲，给第二像素电极PIX12输送来自第二数据线D2的数据电压。在 约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二 TFT T12的栅极 端与第一栅线Gl连接。第二 TFT T12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第一水平显示行中的第三 TFT T13响应于来自第二栅线G2的第二栅脉冲，给第三像素电极PIX13输送来自第三数据 线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。 第三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第三数据线D3连 接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFT T14响应于来自第 一栅线Gl的第一栅脉冲，给第四像素电极PIX14输送来自第三数据线D3的数据电压。在 约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFT T14的栅极 端与第一栅线Gl连接。第四TFT T14的漏极端与第三数据线D3连接，源极端与第四像素 电极PIX14连接。在第二水平显示行LINE#2中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第一数据线Dl顺序提供的数据电压向其中充电。第二水平显示行中的第一 TFT T21响应于来自第三栅线G3的第三栅脉冲，给第一像素电极PIX21输送来自第一数据 线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。 第一 TFT T21的栅极端与第三栅线G3连接。第一 TFT T21的漏极端与第一数据线Dl连 接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二 TFT T22响应于来自第 四栅线G4的第四栅脉冲，给第二像素电极PIX22输送来自第一数据线Dl的数据电压。在 约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二 TFT T22的栅极 端与第四栅线G4连接。第二 TFT T22的漏极端与第一数据线Dl连接，源极端与第二像素 电极PIX22连接。在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行LINE#2中 的第三和第四LC盒沿对角线方向与第一水平显示行LINE#1中的第一和第二 LC盒间隔开， 并与第一水平显示行LINE#1中的第一和第二 LC盒共享第二数据线D2。因此，经由第二数 据线D2连续提供的极性相同的数据电压顺序地向第一水平显示行LINE#1中的第一、第二 LC盒和第二水平显示行LINE#2中的第三和第四LC盒中充电。 第二水平显示行中的第三TFT T23响应于来自第三栅线G3的第三栅脉冲，给第三 像素电极PIX23输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第三栅线G3连接。第三TFT T23的漏极端与第二数据线D2连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第四栅线G4的第四栅脉冲，给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIXM 中充电。第四TFT TM的栅极端与第四栅线G4连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。 在根据本文件内容的实施例的LCD中，向连接到相同数据线的LCD盒中充电的数 据电压的极性相同，从而能够降低源驱动IC中的功耗，并且还使在各个LC盒中充电的数据 的量均勻。因此，根据本文件内容，能够防止由于现有技术的反转方法造成的充电的数据量 不均勻而导致的图像质量降低，如亮度不均勻、色彩失真等等。此外，根据本文件内容，通过使用其中水平方向上彼此相邻的LC盒彼此共享一条数据线的TFT连接关系，能够减少数据 线和源驱动IC通道的数量，而且能够降低IXD的制造成本。像素阵列10并不被限制为图2中所示的形式。例如，可将像素阵列10修改为如 图7至16中所示。同样，在图7至16所示的实施例中，数据线的数量减半，通过列反转方 式输出来自源驱动IC 12的数据电压，通过点反转方式驱动像素阵列10中的LC盒。如图3中，设置在像素阵列10的最右边的第m+1数据线Dm+1可以与设置在像素 阵列10的最左边的第一数据线Dl连接。图4是图示为图3示出的数据线Dl至Dm+1提供 的数据电压的波形图。参看图3和4，IXD进一步包括经由TCP 15和源PCB 14延伸的连接线111。连接线111的一端与第一数据线Dl连接，连接线111的另一端与第m+1数据线 Dm+1连接。在源驱动IC 12之中，设置在像素阵列10的最上边左侧的第一源驱动IC 12的 输出通道给第一数据线Dl和第m+1数据线Dm+1提供数据电压。如图5所示，设置在像素阵列10的最右边的第m+1数据线Dm+1可以在不与第一数 据线Dl连接的状态下，与源驱动IC 12的输出通道连接。图6是图示为图5中示出的IXD 中的数据线提供的数据电压的波形的波形图。参见图5和6，设置在LC显示面板的最上边右侧的源驱动IC 12还包括与第m+1 数据线Dm+1连接的输出通道。因此，在源驱动IC 12当中，来自设置在像素阵列10的最上 边右侧的最末源驱动IC 12的数据电压被直接提供到第m+1数据线Dm+1。图7是图示像素阵列10的第二实施例的电路图。在图7中，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线Gl 至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXll至PIX14及PIX21至PIXM 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T14和T21至T24。对于由于 图7中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点 (1X2点)为单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3,…，和LINE#n_l中，设置于第i数据线 和第i+Ι数据线之间的奇数水平显示行中的第一和第二 LC盒在第N帧周期中由第i数据 线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压 向其中充电。在图7中，参考数字“PIX11”表示形成在奇数水平显示行中的第一 LC盒中的 第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二 LC盒中的第二像素 电极。在各条奇数水平显示行LINE#1，LINE#3，···，和LINE#n_l中，设置于第i+Ι数据线 和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的正数据 电压向其中充电。在图7中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒 中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四 像素电极。此外，在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，设置于第i数 据线和第i+Ι数据线之间的偶数水平显示行中的第一和第二 LC盒在第N帧周期中由第i+1 数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的正数 据电压向其中充电。在图7中，参考数字“PIX21”表示形成在偶数水平显示行中的第一 LC 盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第 二像素电极。因此，奇数水平显示行中的第三、第四LC盒和偶数水平显示行中的第一、第二 LC盒由第i+Ι数据线提供的极性相同的电压向其中充电。在各条偶数水平显示行LINE#2，LINE#4,…，和LINE#n中，设置于第i+Ι数据线 和第i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第i+2数 据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据 电压向其中充电。在图7中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒 中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四 像素电极。在图7所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和 第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间 的连接关系。在第一水平显示行LINE#1中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第一数据线Dl顺序提供的数据电压向其中充电。第一水平显示行中的第一 TFT Tl 1响应于来自第二栅线G2的第二栅脉冲，给第一像素电极PIXll输送来自第一数据 线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIXll中充电。 第一 TFT Tll的栅极端与第二栅线G2连接。第一 TFT Tll的漏极端与第一数据线Dl连 接，源极端与第一像素电极PIXll连接。第一水平显示行中的第二 TFT T12响应于来自第 一栅线Gl的第一栅脉冲，给第二像素电极PIX12输送来自第一数据线Dl的数据电压。在 约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二 TFT T12的栅极 端与第一栅线Gl连接。第二 TFT T12的漏极端与第一数据线Dl连接，源极端与第二像素 电极PIX12连接。在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第三 TFT T13响应于来自第二栅线G2的第二栅脉冲，给第三像素电极PIX13输送来自第二数据 线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。 第三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第二数据线D2连 接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFT T14响应于来自第 一栅线Gl的第一栅脉冲，给第四像素电极PIX14输送来自第二数据线D2的数据电压。在 约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFT T14的栅极 端与第一栅线Gl连接。第四TFT T14的漏极端与第二数据线D2连接，源极端与第四像素 电极PIX14连接。
在第二水平显示行LINE#2中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行中的第一 TFT T21响应于来自第三栅线G3的第三栅脉冲，给第一像素电极PIX21输送来自第二数据 线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。 第一 TFT T21的栅极端与第三栅线G3连接。第一 TFT T21的漏极端与第二数据线D2连 接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二 TFT T22响应于来自第 四栅线G4的第四栅脉冲，给第二像素电极PIX22输送来自第二数据线D2的数据电压。在 约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二 TFT T22的栅极 端与第四栅线G4连接。第二 TFT T22的漏极端与第二数据线D2连接，源极端与第二像素 电极PIX22连接。在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第二水平显示行中的第三 TFT T23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线 D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第 三TFT T23的栅极端与第三栅线G3连接。第三TFT T23的漏极端与第三数据线D3连接，源 极端与第三像素电极PIX23连接。第二水平显示行中的第四TFT TM响应于来自第四栅线 G4的第四栅脉冲给第四像素电极PIXM输送来自第三数据线D3的数据电压。在约1/2的 水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFT TM的栅极端与第四 栅线G4连接。第四TFT TM的漏极端与第三数据线D3连接，源极端与第四像素电极PIX24 连接。图8是图示像素阵列10的第三实施例的电路图。参见图8，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线Gl 至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXll至PIX14及PIX21至PIXM 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T14和T21至T24。对于由于 图8中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为 单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3,…，和LINE#n_l中，设置于第i数据线 和第i+Ι数据线之间的奇数水平显示行中的第一和第二 LC盒在第N帧周期中由第i数据 线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压 向其中充电。在图8中，参考数字“PIX11”表示形成在奇数水平显示行中的第一 LC盒中的 第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二 LC盒中的第二像素 电极。
在各条奇数水平显示行LINE#1，LINE#3，···，和LINE#n_l中，设置于第i+Ι数据线 和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+Ι数 据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的正数据 电压向其中充电。在图8中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒 中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四 像素电极。此外，在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，设置于第i数 据线和第i+Ι数据线之间的偶数水平显示行中的第一和第二 LC盒在第N帧周期中由第i+1 数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的正数 据电压向其中充电。在图8中，参考数字“PIX21”表示形成在偶数水平显示行中的第一 LC 盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第 二像素电极。因此，奇数水平显示行中的第三、第四LC盒和偶数水平显示行中的第一、第二 LC盒由第i+Ι数据线提供的极性相同的电压向其中充电。在各条偶数水平显示行LINE#2，LINE#4,…，和LINE#n中，设置于第i+Ι数据线 和第i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第i+2数 据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据 电压向其中充电。在图8中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒 中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四 像素电极。在图8所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和 第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间 的连接关系。在第一水平显示行LINE#1中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第一数据线Dl顺序提供的数据电压向其中充电。第一水平显示行中的第一 TFT Tl 1响应于来自第一栅线Gl的第一栅脉冲给第一像素电极PIXll输送来自第一数据线 Dl的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIXll中充电。第 一 TFT Tll的栅极端与第一栅线Gl连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源 极端与第一像素电极PIXll连接。第一水平显示行中的第二 TFT T12响应于来自第二栅线 G2的第二栅脉冲给第二像素电极PIX12输送来自第一数据线Dl的数据电压。在约1/2的 水平周期期间，该数据电压向第二像素电极PIX12中充电。第二 TFT T12的栅极端与第二 栅线G2连接。第二 TFT T12的漏极端与第一数据线Dl连接，源极端与第二像素电极PIX12 连接。在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第三 TFT T13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线 D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第 三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第二数据线D2连接，源 极端与第三像素电极PIX13连接。第一水平显示行中的第四TFT T14响应于来自第一栅线 Gl的第一栅脉冲给第四像素电极PIX14输送来自第二数据线D2的数据电压。在约1/2的 水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFT T14的栅极端与第一
22栅线Gl连接。第四TFT T14的漏极端与第二数据线D2连接，源极端与第四像素电极PIX14 连接。在第二水平显示行LINE#2中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行中的第一 TFT T21响应于来自第四栅线G4的第四栅脉冲给第一像素电极PIX21输送来自第二数据线 D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第 一 TFT T21的栅极端与第四栅线G4连接。第一 TFT T21的漏极端与第二数据线D2连接，源 极端与第一像素电极PIX21连接。第二水平显示行中的第二 TFT T22响应于来自第三栅线 G3的第三栅脉冲给第二像素电极PIX22输送来自第二数据线D2的数据电压。在约1/2的 水平周期期间，该数据电压向第二像素电极PIX22中充电。第二 TFT T22的栅极端与第三 栅线G3连接。第二 TFT T22的漏极端与第二数据线D2连接，源极端与第二像素电极PIX22 连接。在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第二水平显示行中的第三 TFT T23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线 D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第 三TFT T23的栅极端与第三栅线G3连接。第三TFT T23的漏极端与第三数据线D3连接，源 极端与第三像素电极PIX23连接。第二水平显示行中的第四TFT TM响应于来自第四栅线 G4的第四栅脉冲给第四像素电极PIXM输送来自第三数据线D3的数据电压。在约1/2的 水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFT TM的栅极端与第四 栅线G4连接。第四TFT TM的漏极端与第三数据线D3连接，源极端与第四像素电极PIX24 连接。图9是图示像素阵列10的第四实施例的电路图。在图9中，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线Gl 至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXll至PIX16及PIX21至PIX^ 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T16和T21至T26。对于由于 图9中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为 单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3,…，和LINE#n_l中，设置于第i数据线 和第i+Ι数据线之间的奇数水平显示行中的第一和第二 LC盒在第N帧周期中由第i数据 线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压 向其中充电。在图9中，参考数字“PIX11”表示形成在奇数水平显示行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二 LC盒中的第二像素 电极。在各条奇数水平显示行LINE#1，LINE#3，···，和LINE#n_l中，设置于第i+Ι数据线 和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+Ι数 据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的正数据 电压向其中充电。在图9中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒 中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四 像素电极。此外，在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，设置于第i数 据线和第i+Ι数据线之间的偶数水平显示行中的第一和第二 LC盒在第N帧周期中由第i+1 数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线提供的正数 据电压向其中充电。在图9中，参考数字“PIX21”表示形成在偶数水平显示行中的第一 LC 盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第 二像素电极。因此，奇数水平显示行中的第三、第四LC盒和偶数水平显示行中的第一、第二 LC盒由第i+Ι数据线提供的极性相同的数据电压向其中充电。在各条奇数水平显示行LINE#1，LINE#3，...，和LINE#n_l中，设置于第i+2数据线 和第i+3数据线之间的奇数水平显示行中的第五和第六LC盒在第N帧周期中由第i+2数 据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据 电压向其中充电。在图9中，参考数字“PIX15”表示形成在奇数水平显示行中的第五LC盒 中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中的第六LC盒中的第六 像素电极。此外，在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，设置于第i+1 数据线和第i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第 i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的 负数据电压向其中充电。在图9中，参考数字“PIX23”表示形成在偶数水平显示行中的第 三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒 中的第四像素电极。因此，奇数水平显示行中的第五、第六LC盒和偶数水平显示行中的第 三、第四LC盒由第i+2数据线提供的极性相同的数据电压向其中充电。在各条偶数水平显示行LINE#2，LINE#4,…，和LINE#n中，设置于第i+2数据线 和第i+3数据线之间的偶数水平显示行中的第五和第六LC盒在第N帧周期中由第i+3数 据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据 电压向其中充电。在图9中，参考数字“PIX25”表示形成在偶数水平显示行中的第五LC盒 中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的第六LC盒中的第六 像素电极。在图9所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第六LC盒和 第二水平显示行LINE#2中的第一至第六LC盒作为范例来说明TFT、像素电极和数据线之间 的连接关系。在第一水平显示行LINE#1中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第一数据线Dl顺序提供的数据电压向其中充电。第一水平显示行中的第一 TFT Tl 1响应于来自第二栅线G2的第二栅脉冲给第一像素电极PIXll输送来自第一数据线 Dl的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第二栅线G2连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源 极端与第一像素电极PIXll连接。第一水平显示行中的第二 TFT T12响应于来自第一栅线 Gl的第一栅脉冲给第二像素电极PIX12输送来自第一数据线Dl的数据电压。在约1/2的 水平周期期间，该数据电压向第二像素电极PIX12中充电。第二 TFT T12的栅极端与第一 栅线Gl连接。第二 TFT T12的漏极端与第一数据线Dl连接，源极端与第二像素电极PIX12 连接。在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第三 TFT T13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线 D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第 三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第二数据线D2连接，源 极端与第三像素电极PIX13连接。第一水平显示行中的第四TFT T14响应于来自第一栅线 Gl的第一栅脉冲给第四像素电极PIX14输送来自第二数据线D2的数据电压。在约1/2的 水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFT T14的栅极端与第一 栅线Gl连接。第四TFT T14的漏极端与第二数据线D2连接，源极端与第四像素电极PIX14 连接。在第一水平显示行LINE#1中，设置于第二数据线D3和第三数据线D4之间的第五 和第六LC盒由第三数据线D3顺序提供的数据电压向其中充电。第一水平显示行中的第五 TFT T15响应于来自第一栅线Gl的第一栅脉冲给第五像素电极PIX15输送来自第三数据线 D3的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX15中充电。第 五TFT T15的栅极端与第一栅线Gl连接。第五TFT T15的漏极端与第三数据线D3连接，源 极端与第五像素电极PIX15连接。第一水平显示行中的第六TFT T16响应于来自第二栅线 G2的第二栅脉冲给第六像素电极PIX16输送来自第三数据线D3的数据电压。在约1/2的 水平周期期间，该数据电压向第六像素电极PIX16中充电。第六TFT T16的栅极端与第二 栅线G2连接。第六TFT T16的漏极端与第三数据线D3连接，源极端与第六像素电极PIX16 连接。在第二水平显示行LINE#2中，设置于第一数据线Dl和第二数据线D2之间的第一 和第二 LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行中的第一 TFT T21响应于来自第三栅线G3的第三栅脉冲给第一像素电极PIX21输送来自第二数据线 D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第 一 TFT T21的栅极端与第三栅线G3连接。第一 TFT T21的漏极端与第二数据线D2连接，源 极端与第一像素电极PIX21连接。第二水平显示行中的第二 TFT T22响应于来自第四栅线 G4的第四栅脉冲给第二像素电极PIX22输送来自第二数据线D2的数据电压。在约1/2的 水平周期期间，该数据电压向第二像素电极PIX22中充电。第二 TFT T22的栅极端与第四 栅线G4连接。第二 TFT T22的漏极端与第二数据线D2连接，源极端与第二像素电极PIX22 连接。在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三 和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第二水平显示行中的第三 TFT T23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第 三TFT T23的栅极端与第三栅线G3连接。第三TFT T23的漏极端与第三数据线D3连接，源 极端与第三像素电极PIX23连接。第二水平显示行中的第四TFT TM响应于来自第四栅线 G4的第四栅脉冲给第四像素电极PIXM输送来自第三数据线D3的数据电压。在约1/2的 水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFT TM的栅极端与第四 栅线G4连接。第四TFT TM的漏极端与第三数据线D3连接，源极端与第四像素电极PIX24 连接。在第二水平显示行LINE#2中，设置于第三数据线D3和第四数据线D4之间的第五 和第六LC盒由第四数据线D4顺序提供的数据电压向其中充电。第二水平显示行中的第五 TFT T25响应于来自第四栅线G4的第四栅脉冲给第五像素电极PIX25输送来自第四数据线 D4的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX25中充电。第 五TFT T25的栅极端与第四栅线G4连接。第五TFT T25的漏极端与第四数据线D4连接，源 极端与第五像素电极PIX25连接。第二水平显示行中的第六TFT D6响应于来自第三栅线 G3的第三栅脉冲给第六像素电极PD^6输送来自第四数据线D4的数据电压。在约1/2的 水平周期期间，该数据电压向第六像素电极PIX26中充电。第六TFT D6的栅极端与第三 栅线G3连接。第六TFT D6的漏极端与第四数据线D4连接，源极端与第六像素电极PIX26 连接。图10是图示像素阵列10的第五实施例的电路图。参见图10，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线Gl 至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXll至PIX14及PIX21至PIXM 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T14和T21至T24。对于由于 图10中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点 为单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。奇数水平显示行中的第一 LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二 LC盒在第N帧周 期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据 线提供的正数据电压向其中充电。在图10中，参考数字“PIX11”表示形成在奇数水平显示 行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第 二 LC盒中的第二像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中的第三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。奇数水平显示行中的第 三LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+Ι数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图10中，参考数字“PIX13”表示形成在奇数水平 显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中 的第四LC盒中的第四像素电极。在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，偶数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。偶数水平显示行中的第一 LC 盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中 由第i+Ι数据线提供的正数据电压向其中充电。偶数水平显示行中的第二 LC盒在第N帧 周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线 提供的负数据电压向其中充电。在图10中，参考数字“PIX21”表示形成在偶数水平显示行 中的第一 LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第二像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。偶数水平显示行中的第三LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧 周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数 据线提供的正数据电压向其中充电。在图10中，参考数字“PIX23”表示形成在偶数水平显 示行中的第三LC盒中的第三像素电极，参考数字“PIXM”表示形成在偶数水平显示行中的 第四LC盒中的第四像素电极。从图10可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第 一、第四LC盒由第i+Ι数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行 中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与 向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数 据电压的极性相反。在图10所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒 和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之 间的连接关系。第一水平显示行LINE#1中的第二 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第一 LC盒由第一数据线Dl提供的数据电压向其 中充电。第一水平显示行中的第一 TFT Tll响应于来自第二栅线G2的第二栅脉冲给第一 像素电极PIXll输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第二栅线G2连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源极端与第一像素电极PIXll连接。第一水平显示行 中的第二 TFT T12响应于来自第一栅线Gl的第一栅脉冲给第二像素电极PIX12输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二 TFT T12的栅极端与第一栅线Gl连接。第二 TFT T12的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX12连接。第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其 中充电。第一水平显示行中的第三TFT T13响应于来自第二栅线G2的第二栅脉冲给第三 像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX13中充电。第三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行 中的第四TFT T14响应于来自第一栅线Gl的第一栅脉冲给第四像素电极PIX14输送来自 第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14 中充电。第四TFT T14的栅极端与第一栅线Gl连接。第四TFT T14的漏极端与第三数据 线D3连接，源极端与第四像素电极PIX14连接。第二水平显示行LINE#2中的第一 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第二 LC盒由第一数据线Dl提供的数据电压向其 中充电。第二水平显示行中的第一 TFT T21响应于来自第三栅线G3的第三栅脉冲给第一 像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIX21中充电。第一 TFT T21的栅极端与第三栅线G3连接。第一 TFT T21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行 中的第二 TFT T22响应于来自第四栅线G4的第四栅脉冲给第二像素电极PIX22输送来自 第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22 中充电。第二 TFT T22的栅极端与第四栅线G4连接。第二 TFT T22的漏极端与第一数据 线Dl连接，源极端与第二像素电极PIX22连接。第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其 中充电。第二水平显示行中的第三TFT T23响应于来自第三栅线G3的第三栅脉冲给第三 像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第三栅线G3连接。第三TFT T23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIXM 中充电。第四TFT TM的栅极端与第四栅线G4连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。图11是图示像素阵列10的第六实施例的电路图。参见图11，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线Gl 至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXll至PIX14及PIX21至PIXM 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T14和T21至T24。对于由于 图11中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点 为单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。奇数水平显示行中的第一 LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二 LC盒在第N帧周 期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据 线提供的正数据电压向其中充电。在图11中，参考数字“PIX11”表示形成在奇数水平显示 行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第 二 LC盒中的第二像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。奇数水平显示行中的第 三LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+Ι数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图11中，参考数字“PIX13”表示形成在奇数水平 显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中 的第四LC盒中的第四像素电极。在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，偶数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。偶数水平显示行中的第一 LC 盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中 由第i+Ι数据线提供的正数据电压向其中充电。偶数水平显示行中的第二 LC盒在第N帧 周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线 提供的负数据电压向其中充电。在图11中，参考数字“PIX21”表示形成在偶数水平显示行 中的第一 LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第二像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。偶数水平显示行中的第三LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧 周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数 据线提供的正数据电压向其中充电。在图11中，参考数字“PIX23”表示形成在偶数水平显 示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的 第四LC盒中的第四像素电极。从图11可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第
29一、第四LC盒由第i+Ι数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行 中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与 向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数 据电压的极性相反。在图11所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒 和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之 间的连接关系。第一水平显示行LINE#1中的第一 LC盒由第一数据线Dl提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第二 LC盒由第二数据线D2提供的数据电压向其 中充电。第一水平显示行中的第一 TFT Tll响应于来自第一栅线Gl的第一栅脉冲给第一 像素电极PIXll输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第一栅线Gl连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源极端与第一像素电极PIXll连接。第一水平显示行 中的第二 TFT T12响应于来自第二栅线G2的第二栅脉冲给第二像素电极PIX12输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12 中充电。第二 TFT T12的栅极端与第二栅线G2连接。第二 TFT T12的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX12连接。第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其 中充电。第一水平显示行中的第三TFT T13响应于来自第一栅线Gl的第一栅脉冲给第三 像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX13中充电。第三TFT T13的栅极端与第一栅线Gl连接。第三TFT T13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行 中的第四TFT T14响应于来自第二栅线G2的第二栅脉冲给第四像素电极PIX14输送来自 第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14 中充电。第四TFT T14的栅极端与第二栅线G2连接。第四TFT T14的漏极端与第三数据 线D3连接，源极端与第四像素电极PIX14连接。第二水平显示行LINE#2中的第二 LC盒由第一数据线Dl提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第一 LC盒由第二数据线D2提供的数据电压向其 中充电。第二水平显示行中的第一 TFT T21响应于来自第四栅线G4的第四栅脉冲给第一 像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIX21中充电。第一 TFT T21的栅极端与第四栅线G4连接。第一 TFT T21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行 中的第二 TFT T22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自 第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22 中充电。第二 TFT T22的栅极端与第三栅线G3连接。第二 TFT T22的漏极端与第一数据 线Dl连接，源极端与第二像素电极PIX22连接。第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。第二水平显示行中的第三TFT T23响应于来自第四栅线G4的第四栅脉冲给第三 像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第四栅线G4连接。第三TFT T23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24 中充电。第四TFT TM的栅极端与第三栅线G3连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。图12是图示像素阵列10的第七实施例的电路图。在图12中，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线 Gl至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXl 1至PIX16及PIX21至PIX26 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T16和T21至T26。对于由于 图12中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点 为单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。奇数水平显示行中的第一 LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二 LC盒在第N帧周 期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据 线提供的正数据电压向其中充电。在图12中，参考数字“PIX11”表示形成在奇数水平显示 行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第 二 LC盒中的第二像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。奇数水平显示行中的第 三LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+Ι数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图12中，参考数字“PIX13”表示形成在奇数水平 显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中 的第四LC盒中的第四像素电极。在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，偶数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。偶数水平显示行中的第一 LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中 由第i+Ι数据线提供的正数据电压向其中充电。偶数水平显示行中的第二 LC盒在第N帧 周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线 提供的负数据电压向其中充电。在图12中，参考数字“PIX21”表示形成在偶数水平显示行 中的第一 LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第二像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。偶数水平显示行中的第三LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧 周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数 据线提供的正数据电压向其中充电。在图12中，参考数字“PIX23”表示形成在偶数水平显 示行中的第三LC盒中的第三像素电极，参考数字“PIXM”表示形成在偶数水平显示行中的 第四LC盒中的第四像素电极。从图12可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第 一、第四LC盒由第i+Ι数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行 中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与 向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数 据电压的极性相反。在图12所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒 和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之 间的连接关系。第一水平显示行LINE#1中的第一 LC盒由第一数据线Dl提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第二 LC盒由第二数据线D2提供的数据电压向其 中充电。第一水平显示行中的第一 TFT Tll响应于来自第一栅线Gl的第一栅脉冲给第一 像素电极PIXll输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第一栅线Gl连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源极端与第一像素电极PIXll连接。第一水平显示行 中的第二 TFT T12响应于来自第一栅线Gl的第一栅脉冲给第二像素电极PIX12输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12 中充电。第二 TFT T12的栅极端与第一栅线Gl连接。第二 TFT T12的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX12连接。第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其 中充电。第一水平显示行中的第三TFT T13响应于来自第二栅线G2的第二栅脉冲给第三 像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX13中充电。第三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行 中的第四TFT T14响应于来自第二栅线G2的第二栅脉冲给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14 中充电。第四TFT T14的栅极端与第二栅线G2连接。第四TFT T14的漏极端与第三数据 线D3连接，源极端与第四像素电极PIX14连接。第二水平显示行LINE#2中的第二 LC盒由第一数据线Dl提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第一 LC盒由第二数据线D2提供的数据电压向其 中充电。第二水平显示行中的第一 TFT T21响应于来自第四栅线G4的第四栅脉冲给第一 像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIX21中充电。第一 TFT T21的栅极端与第四栅线G4连接。第一 TFT T21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行 中的第二 TFT T22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自 第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22 中充电。第二 TFT T22的栅极端与第三栅线G3连接。第二 TFT T22的漏极端与第一数据 线Dl连接，源极端与第二像素电极PIX22连接。第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其 中充电。第二水平显示行中的第三TFT T23响应于来自第四栅线G4的第四栅脉冲给第三 像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第四栅线G4连接。第三TFT T23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIXM 中充电。第四TFT TM的栅极端与第三栅线G3连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。图13是图示像素阵列10的第八实施例的电路图。在图13中，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线 Gl至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXl 1至PIX16及PIX21至PIX26 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T16和T21至T26。对于由于 图13中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点 为单位进行反转。此外，在图13中的像素阵列10的部分LC盒中充电的数据电压的极性以 水平1点和垂直1点(1X1点)为单位进行反转。因此，在图13所示的像素阵列中，具有 向LC盒中充电的数据电压的极性以水平2点、垂直1点为单位进行反转和以水平1点、垂 直1点为单位进行反转的LC盒的混合。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。
在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。奇数水平显示行中的第一 LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二 LC盒在第N帧周 期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据 线提供的正数据电压向其中充电。在图13中，参考数字“PIX11”表示形成在奇数水平显示 行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第 二 LC盒中的第二像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。奇数水平显示行中的第 三LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+Ι数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图13中，参考数字“PIX13”表示形成在奇数水平 显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中 的第四LC盒中的第四像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。奇数水平显示行中的第 五LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+3数据线提供的正数据电压向其中充电。奇数水平显示行中的第六LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图13中，参考数字“PIX15”表示形成在奇数水平 显示行中的第五LC盒中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中 的第六LC盒中的第六像素电极。在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，偶数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。偶数水平显示行中的第一 LC 盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中 由第i+Ι数据线提供的正数据电压向其中充电。偶数水平显示行中的第二 LC盒在第N帧 周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线 提供的负数据电压向其中充电。在图13中，参考数字“PIX21”表示形成在偶数水平显示行 中的第一 LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第二像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。偶数水平显示行中的第三LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧 周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数 据线提供的正数据电压向其中充电。在图13中，参考数字“PIX23”表示形成在偶数水平显 示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。偶数水平显示行中的第五LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第六LC盒在第N帧 周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数 据线提供的正数据电压向其中充电。在图13中，参考数字“PIX25”表示形成在偶数水平显 示行中的第五LC盒中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的 第六LC盒中的第六像素电极。从图13可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第 一、第四LC盒由第i+Ι数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行 中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与 向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数 据电压的极性相反。向奇数水平显示行中的第一至第四LC盒和偶数水平显示行中的第一 至第四LC盒中充电的数据电压的极性以水平2点和垂直1点为单位进行反转。另一方面， 向奇数水平显示行中的第三至第六LC盒和偶数水平显示行中的第三至第六LC盒中充电的 数据电压的极性以水平1点和垂直1点为单位进行反转。在图13所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第六LC盒 和第二水平显示行LINE#2中的第一至第六LC盒作为范例来说明TFT、像素电极和数据线之 间的连接关系。第一水平显示行LINE#1中的第二 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第一 LC盒由第一数据线Dl提供的数据电压向其 中充电。第一水平显示行中的第一 TFT Tll响应于来自第二栅线G2的第二栅脉冲给第一 像素电极PIXll输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第二栅线G2连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源极端与第一像素电极PIXll连接。第一水平显示行 中的第二 TFT T12响应于来自第一栅线Gl的第一栅脉冲给第二像素电极PIX12输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12 中充电。第二 TFT T12的栅极端与第一栅线Gl连接。第二 TFT T12的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX12连接。第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其 中充电。第一水平显示行中的第三TFT T13响应于来自第二栅线G2的第二栅脉冲给第三 像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX13中充电。第三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行 中的第四TFT T14响应于来自第一栅线Gl的第一栅脉冲给第四像素电极PIX14输送来自 第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14 中充电。第四TFT T14的栅极端与第一栅线Gl连接。第四TFT T14的漏极端与第三数据
35线D3连接，源极端与第四像素电极PIX14连接。第一水平显示行LINE#1中的第五LC盒由第四数据线D4提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第六LC盒由第三数据线D3提供的数据电压向其 中充电。第一水平显示行中的第五TFT T15响应于来自第一栅线Gl的第一栅脉冲给第五 像素电极PIX15输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电 压向第五像素电极PIX15中充电。第五TFT T15的栅极端与第一栅线Gl连接。第五TFT T15的漏极端与第四数据线D4连接，源极端与第五像素电极PIX15连接。第一水平显示行 中的第六TFT T16响应于来自第二栅线G2的第二栅脉冲给第六像素电极PIX16输送来自 第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX16 中充电。第六TFT T16的栅极端与第二栅线G2连接。第六TFT T16的漏极端与第三数据 线D3连接，源极端与第六像素电极PIX16连接。第二水平显示行LINE#2中的第一 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第二 LC盒由第一数据线Dl提供的数据电压向其 中充电。第二水平显示行中的第一 TFT T21响应于来自第三栅线G3的第三栅脉冲给第一 像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIX21中充电。第一 TFT T21的栅极端与第三栅线G3连接。第一 TFT T21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行 中的第二 TFT T22响应于来自第四栅线G4的第四栅脉冲给第二像素电极PIX22输送来自 第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22 中充电。第二 TFT T22的栅极端与第四栅线G4连接。第二 TFT T22的漏极端与第一数据 线Dl连接，源极端与第二像素电极PIX22连接。第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其 中充电。第二水平显示行中的第三TFT T23响应于来自第三栅线G3的第三栅脉冲给第三 像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第三栅线G3连接。第三TFT T23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24 中充电。第四TFT TM的栅极端与第四栅线G4连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。第二水平显示行LINE#2中的第六LC盒由第四数据线D4提供的数据电压向其中 充电。随后，第二水平显示行LINE#2上的第五LC盒由第三数据线D3提供的数据电压向其 中充电。第二水平显示行中的第五TFT T25响应于来自第四栅线G4的第四栅脉冲给第五 像素电极PIX25输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第五像素电极PIX25中充电。第五TFT T25的栅极端与第四栅线G4连接。第五TFT T25的漏极端与第三数据线D3连接，源极端与第五像素电极PIX25连接。第二水平显示行 中的第六TFT T26响应于来自第三栅线G3的第三栅脉冲给第六像素电极PIX^输送来自 第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX26
36中充电。第六TFT D6的栅极端与第三栅线G3连接。第六TFT D6的漏极端与第四数据 线D4连接，源极端与第六像素电极PIX^连接。图14是图示像素阵列10的第九实施例的电路图。在图14中，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线 Gl至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXl 1至PIX16及PIX21至PIX26 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T16和T21至T26。对于由于 图14中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点 为单位进行反转。此外，在图14中的像素阵列10的部分LC盒中充电的数据电压的极性以 水平1点和垂直1点为单位进行反转。因此，在图14所示的像素阵列中，具有向LC盒中充 电的数据电压的极性以水平2点、垂直1点为单位进行反转和以水平1点、垂直1点为单位 进行反转的LC盒的混合。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。奇数水平显示行中的第一 LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二 LC盒在第N帧周 期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据 线提供的正数据电压向其中充电。在图14中，参考数字“PIX11”表示形成在奇数水平显示 行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第 二 LC盒中的第二像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。奇数水平显示行中的第 三LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+Ι数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图14中，参考数字“PIX13”表示形成在奇数水平 显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中 的第四LC盒中的第四像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。奇数水平显示行中的第 五LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+3数据线提供的正数据电压向其中充电。奇数水平显示行中的第六LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图14中，参考数字“PIX15”表示形成在奇数水平 显示行中的第五LC盒中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中 的第六LC盒中的第六像素电极。在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，偶数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。偶数水平显示行中的第一 LC 盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中 由第i+Ι数据线提供的正数据电压向其中充电。偶数水平显示行中的第二 LC盒在第N帧 周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线 提供的负数据电压向其中充电。在图14中，参考数字“PIX21”表示形成在偶数水平显示行 中的第一 LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第二像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。偶数水平显示行中的第三LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧 周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数 据线提供的正数据电压向其中充电。在图14中，参考数字“PIX23”表示形成在偶数水平显 示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的 第四LC盒中的第四像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。偶数水平显示行中的第五LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第六LC盒在第N帧 周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数 据线提供的正数据电压向其中充电。在图14中，参考数字“PIX25”表示形成在偶数水平显 示行中的第五LC盒中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的 第六LC盒中的第六像素电极。从图14可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第 一、第四LC盒由第i+Ι数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行 中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与 向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数 据电压的极性相反。向奇数水平显示行中的第一至第四LC盒和偶数水平显示行中的第一 至第四LC盒中充电的数据电压的极性以水平2点和垂直1点为单位进行反转。另一方面， 向奇数水平显示行中的第三至第六LC盒和偶数水平显示行中的第三至第六LC盒中充电的 数据电压的极性以水平1点和垂直1点为单位进行反转。在图14所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第六LC盒 和第二水平显示行LINE#2中的第一至第六LC盒作为范例来说明TFT、像素电极和数据线之 间的连接关系。第一水平显示行LINE#1中的第一 LC盒由第一数据线Dl提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第二 LC盒由第二数据线D2提供的数据电压向其 中充电。第一水平显示行中的第一 TFT Tll响应于来自第一栅线Gl的第一栅脉冲给第一 像素电极PIXll输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第一栅线Gl连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源极端与第一像素电极PIXll连接。第一水平显示行 中的第二 TFT T12响应于来自第二栅线G2的第二栅脉冲给第二像素电极PIX12输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12 中充电。第二 TFT T12的栅极端与第二栅线G2连接。第二 TFT T12的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX12连接。第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其 中充电。第一水平显示行中的第三TFT T13响应于来自第一栅线Gl的第一栅脉冲给第三 像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX13中充电。第三TFT T13的栅极端与第一栅线Gl连接。第三TFT T13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行 中的第四TFT T14响应于来自第二栅线G2的第二栅脉冲给第四像素电极PIX14输送来自 第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14 中充电。第四TFT T14的栅极端与第二栅线G2连接。第四TFT T14的漏极端与第三数据 线D3连接，源极端与第四像素电极PIX14连接。第一水平显示行LINE#1中的第六LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第五LC盒由第四数据线D4提供的数据电压向其 中充电。第一水平显示行中的第五TFT T15响应于来自第二栅线G2的第二栅脉冲给第五 像素电极PIX15输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电 压向第五像素电极PIX15中充电。第五TFT T15的栅极端与第二栅线G2连接。第五TFT T15的漏极端与第四数据线D4连接，源极端与第五像素电极PIX15连接。第一水平显示行 中的第六TFT T16响应于来自第一栅线Gl的第一栅脉冲给第六像素电极PIX16输送来自 第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX16 中充电。第六TFT T16的栅极端与第一栅线Gl连接。第六TFT T16的漏极端与第三数据 线D3连接，源极端与第六像素电极PIX16连接。第二水平显示行LINE#2中的第二 LC盒由第一数据线Dl提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第一 LC盒由第二数据线D2提供的数据电压向其 中充电。第二水平显示行中的第一 TFT T21响应于来自第四栅线G4的第四栅脉冲给第一 像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIX21中充电。第一 TFT T21的栅极端与第四栅线G4连接。第一 TFT T21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行 中的第二 TFT T22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自 第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22 中充电。第二 TFT T22的栅极端与第三栅线G3连接。第二 TFT T22的漏极端与第一数据 线Dl连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其 中充电。第二水平显示行中的第三TFT T23响应于来自第四栅线G4的第四栅脉冲给第三 像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第四栅线G4连接。第三TFT T23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24 中充电。第四TFT TM的栅极端与第三栅线G3连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。第二水平显示行LINE#2中的第五LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第六LC盒由第四数据线D4提供的数据电压向其 中充电。第二水平显示行中的第五TFT T25响应于来自第三栅线G3的第三栅脉冲给第五 像素电极PIX25输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第五像素电极PIX25中充电。第五TFT T25的栅极端与第三栅线G3连接。第五TFT T25的漏极端与第三数据线D3连接，源极端与第五像素电极PIX25连接。第二水平显示行 中的第六TFT T26响应于来自第四栅线G4的第四栅脉冲给第六像素电极PIX^输送来自 第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX26 中充电。第六TFT U6的栅极端与第四栅线G4连接。第六TFT D6的漏极端与第四数据 线D4连接，源极端与第六像素电极PIX^连接。图15是图示像素阵列10的第十实施例的电路图。在图15中，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线 Gl至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXl 1至PIX16及PIX21至PIX26 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T16和T21至T26。对于由于 图15中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平1点和垂直1点 为单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3，···，和LINE#n-l中，奇数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。奇数水平显示行中的第一 LC 盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中 由第i+Ι数据线提供的正数据电压向其中充电。奇数水平显示行中的第二 LC盒在第N帧 周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线 提供的负数据电压向其中充电。在图15中，参考数字“PIX11”表示形成在奇数水平显示行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二 LC盒中的第二像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。奇数水平显示行中的第 三LC盒在第N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+Ι数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图15中，参考数字“PIX13”表示形成在奇数水平 显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中 的第四LC盒中的第四像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。奇数水平显示行中的第 五LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周 期中由第i+3数据线提供的正数据电压向其中充电。奇数水平显示行中的第六LC盒在第 N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2 数据线提供的负数据电压向其中充电。在图15中，参考数字“PIX15”表示形成在奇数水平 显示行中的第五LC盒中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中 的第六LC盒中的第六像素电极。在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，偶数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。偶数水平显示行中的第一 LC 盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由 第i数据线提供的负数据电压向其中充电。偶数水平显示行中的第二 LC盒在第N帧周期 中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据线 提供的正数据电压向其中充电。在图15中，参考数字“PIX21”表示形成在偶数水平显示行 中的第一 LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第二像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。偶数水平显示行中的第三LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧 周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数 据线提供的正数据电压向其中充电。在图15中，参考数字“PIX23”表示形成在偶数水平显 示行中的第三LC盒中的第三像素电极，参考数字“PIXM”表示形成在偶数水平显示行中的 第四LC盒中的第四像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。偶数水平显示行中的第五LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第六LC盒在第N帧 周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。在图15中，参考数字“PIX25”表示形成在偶数水平显 示行中的第五LC盒中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的 第六LC盒中的第六像素电极。从图15可以看出，垂直方向上彼此相邻的LC盒以及水平方向上彼此相邻的LC盒 由极性彼此相反的数据电压向其中充电。因此，极性以水平1点和垂直1点为单位进行反 转的数据电压向图15中的像素阵列的LC盒中充电。在图15所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒 和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之 间的连接关系。第一水平显示行LINE#1中的第一 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第二 LC盒由第一数据线Dl提供的数据电压向其 中充电。第一水平显示行中的第一 TFT Tll响应于来自第一栅线Gl的第一栅脉冲给第一 像素电极PIXll输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第一栅线Gl连接。第一 TFT Tll的漏极端与第二数据线D2连接，源极端与第一像素电极PIXll连接。第一水平显示行 中的第二 TFT T12响应于来自第二栅线G2的第二栅脉冲给第二像素电极PIX12输送来自 第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12 中充电。第二 TFT T12的栅极端与第二栅线G2连接。第二 TFT T12的漏极端与第一数据 线Dl连接，源极端与第二像素电极PIX12连接。第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其 中充电。第一水平显示行中的第三TFT T13响应于来自第二栅线G2的第二栅脉冲给第三 像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX13中充电。第三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行 中的第四TFT T14响应于来自第一栅线Gl的第一栅脉冲给第四像素电极PIX14输送来自 第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14 中充电。第四TFT T14的栅极端与第一栅线Gl连接。第四TFT T14的漏极端与第三数据 线D3连接，源极端与第四像素电极PIX14连接。第二水平显示行LINE#2中的第二 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第一 LC盒由第一数据线Dl提供的数据电压向其 中充电。第二水平显示行中的第一 TFT T21响应于来自第四栅线G4的第四栅脉冲给第一 像素电极PIX21输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIX21中充电。第一 TFT T21的栅极端与第四栅线G4连接。第一 TFT T21的漏极端与第一数据线Dl连接，源极端与第一像素电极PIX21连接。第二水平显示行 中的第二 TFT T22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22 中充电。第二 TFT T22的栅极端与第三栅线G3连接。第二 TFT T22的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其 中充电。第二水平显示行中的第三TFT T23响应于来自第三栅线G3的第三栅脉冲给第三 像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第三栅线G3连接。第三TFT T23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24 中充电。第四TFT TM的栅极端与第四栅线G4连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。图16是图示像素阵列10的第十一实施例的电路图。在图16中，像素阵列10具有数据线Dl至Dm+1、与数据线Dl至Dm+1交叉的栅线 Gl至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIXl 1至PIX14及PIX21至PIX24 与数据线Dl至Dm+1之间的电流路径进行切换的TFT Tll至T14和T21至T24。对于由于 图16中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平1点和垂直2点 为单位进行反转。源驱动IC 12向数据线Dl至Dm+1输出极性以列反转方式反转的数据电压。栅驱 动器13顺序地给第1至第2η栅线Gl至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线 G1，接着第2至第2η栅脉冲被提供到第2至第2η栅线G2至G2n。在第N帧周期中，源驱动IC 12仅将正数据电压提供给奇数数据线Dl，D3，…， Dm-I和Dm+1，仅将负数据电压提供给偶数数据线D2，D4，…，和Dm。在第N+1帧周期中，源 驱动IC 12仅将负数据电压提供给奇数数据线Dl，D3，…，Dm-I和Dm+1，仅将正数据电压 提供给偶数数据线D2，D4，…，和Dm。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。奇数水平显示行中的第一 LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二 LC盒在第N帧周 期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数据 线提供的正数据电压向其中充电。在图16中，参考数字“PIX11”表示形成在奇数水平显示 行中的第一 LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第 二 LC盒中的第二像素电极。在各条奇数水平显示行LINE#1，LINE#3，…，和LINE#n_l中，奇数水平显示行中 的第三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。奇数水平显示行中的第 三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周 期中由第i+2数据线提供的负数据电压向其中充电。奇数水平显示行中的第四LC盒在第 N帧周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1 数据线提供的正数据电压向其中充电。在图16中，参考数字“PIX13”表示形成在奇数水平 显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中 的第四LC盒中的第四像素电极。
43
在各条偶数水平显示行LINE#2，LINE#4，…，和LINE#n中，偶数水平显示行中的 第一和第二 LC盒被设置于第i数据线和第i+Ι数据线之间。偶数水平显示行中的第一 LC 盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由 第i数据线提供的负数据电压向其中充电。偶数水平显示行中的第二 LC盒在第N帧周期 中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+I帧周期中由第i+Ι数据线 提供的正数据电压向其中充电。在图16中，参考数字“PIX21”表示形成在偶数水平显示行 中的第一 LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二 LC盒中的第二像素电极。在各条偶数水平显示行LINE#2，LINE#4，···，和LINE#n中，偶数水平显示行中的第 三和第四LC盒被设置于第i+Ι数据线和第i+2数据线之间。偶数水平显示行中的第三LC 盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中 由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧 周期中由第i+Ι数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+Ι数 据线提供的正数据电压向其中充电。在图16中，参考数字“PIX23”表示形成在偶数水平显 示行中的第三LC盒中的第三像素电极，参考数字“PIXM”表示形成在偶数水平显示行中的 第四LC盒中的第四像素电极。从图16可以看出，向垂直方向上彼此相邻的LC盒中充电的数据电压的极性以2 点(或LC盒)为单位进行反转，向水平方向上彼此相邻的LC盒中充电的数据电压的极性 以1点为单位进行反转。因此，极性以水平1点和垂直2点QXl点)为单位进行反转的 数据电压向图16中的像素阵列的LC盒中充电。在图16所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒 和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之 间的连接关系。第一水平显示行LINE#1中的第二 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第一 LC盒由第一数据线Dl提供的数据电压向其 中充电。第一水平显示行中的第一 TFT Tll响应于来自第二栅线G2的第二栅脉冲给第一 像素电极PIXll输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIXll中充电。第一 TFT Tll的栅极端与第二栅线G2连接。第一 TFT Tll的漏极端与第一数据线Dl连接，源极端与第一像素电极PIXll连接。第一水平显示行 中的第二 TFT T12响应于来自第一栅线Gl的第一栅脉冲给第二像素电极PIX12输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12 中充电。第二 TFT T12的栅极端与第一栅线Gl连接。第二 TFT T12的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX12连接。第一水平显示行LINE#1中的第四LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第一水平显示行LINE#1中的第三LC盒由第三数据线D3提供的数据电压向其 中充电。第一水平显示行中的第三TFT T13响应于来自第二栅线G2的第二栅脉冲给第三 像素电极PIX13输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX13中充电。第三TFT T13的栅极端与第二栅线G2连接。第三TFT T13的漏极端与第三数据线D3连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFT T14响应于来自第一栅线Gl的第一栅脉冲给第四像素电极PIX14输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14 中充电。第四TFT T14的栅极端与第一栅线Gl连接。第四TFT T14的漏极端与第二数据 线D2连接，源极端与第四像素电极PIX14连接。第二水平显示行LINE#2中的第二 LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第一 LC盒由第一数据线Dl提供的数据电压向其 中充电。第二水平显示行中的第一 TFT T21响应于来自第四栅线G4的第四栅脉冲给第一 像素电极PIX21输送来自第一数据线Dl的数据电压。在约1/2的水平周期期间，该数据电 压向第一像素电极PIX21中充电。第一 TFT T21的栅极端与第四栅线G4连接。第一 TFT T21的漏极端与第一数据线Dl连接，源极端与第一像素电极PIX21连接。第二水平显示行 中的第二 TFT T22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22 中充电。第二 TFT T22的栅极端与第三栅线G3连接。第二 TFT T22的漏极端与第二数据 线D2连接，源极端与第二像素电极PIX22连接。第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中 充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其 中充电。第二水平显示行中的第三TFT T23响应于来自第四栅线G4的第四栅脉冲给第三 像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电 压向第三像素电极PIX23中充电。第三TFT T23的栅极端与第四栅线G4连接。第三TFT T23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行 中的第四TFT T24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIXM输送来自 第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIXM 中充电。第四TFT TM的栅极端与第三栅线G3连接。第四TFT TM的漏极端与第二数据 线D2连接，源极端与第四像素电极PIXM连接。如上所述，根据本文件内容，向连接到相同数据线的LC盒中充电的数据电压的极 性被控制为相同的，从而能够降低源驱动IC中的功耗，并且还使在各个LC盒中充电的数据 的量均勻。因此，根据本文件内容，能够防止由于现有技术的反转方法造成的充电的数据量 不均勻而导致的图像质量降低，如亮度不均勻、彩色失真等等，而且能够通过减少数据电压 极性反转的次数而降低源驱动IC中的功耗。此外，根据本文件内容，通过使用水平方向上 彼此相邻的LC盒彼此共享一条数据线的TFT连接关系，能够减少数据线和源驱动IC通道 的数量。尽管参考多个图解实施例描述了实施方式，应理解本领域技术人员可以设计出多 种落入本公开内容的原理范围内的其它修改形式和实施方式。尤其是，在本公开内容、附图 和随附权利要求范围内的物体结合布置的组成部件和/或排列中可允许多种修改形式和 实施方式。除了组成部件和/或排列中的修改和变更，替代使用对于本领域技术人员也将 是显而易见的。
权利要求
1.一种液晶显示器，包括显示面板，具有多条数据线、与所述数据线交叉的多条栅线、以矩阵形式排列的液晶 盒、和设置在所述数据线和所述栅线的交叉处的TFT ；配置为给所述数据线提供数据电压的源驱动IC，其中数据电压的极性以列反转方式反 转；以及配置为顺序地给所述栅线提供栅脉冲的栅驱动电路， 在所述显示面板内的液晶盒中充电的数据电压的极性以点为单位进行反转， 其中所述显示面板的至少一部分包括设置于第m+1水平显示行中彼此相邻的数据线 之间的两个液晶盒，以便与设置于第m水平显示行中彼此相邻的数据线之间的两个液晶盒 间隔开，其中m是奇数，以及其中所述第m水平显示行中的两个液晶盒和所述第m+1水平显示行中的两个LC盒由 相同数据线提供的极性相同的数据电压顺序地向其中充电。
2.权利要求1所述的液晶显示器，其中所述液晶盒的至少一部分包括奇数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条奇数水平 显示行中的第i数据线和第i+Ι数据线之间，其中i是自然数；奇数水平显示行中的第三和第四液晶盒，其被设置于各条奇数水平显示行中的第i+1 数据线和第i+2数据线之间；偶数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条偶数水平 显示行中的第i数据线和第i+Ι数据线之间；以及偶数水平显示行中的第三和第四液晶盒，其被设置于各条偶数水平显示行中的第i+1 数据线和第i+2数据线之间，其中所述奇数水平显示行中的所述第一和第二液晶盒与所述偶数水平显示行中的所 述第三和第四液晶盒由第i+Ι数据线顺序提供的具有第一极性的数据电压向其中充电，所述偶数水平显示行中的所述第一和第二液晶盒由第i数据线顺序提供的具有第二 极性的数据电压向其中充电，以及所述奇数水平显示行中的所述第三和第四液晶盒由第i+2数据线顺序提供的具有所 述第二极性的数据电压向其中充电。
3.权利要求2所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线的 数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；以及所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线 的数据电压。
4.权利要求1所述的液晶显示器，其中所述液晶盒的至少一部分包括奇数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条奇数水平 显示行中的第i数据线和第i+Ι数据线之间，其中i是自然数；奇数水平显示行中的第三和第四液晶盒，其被设置于各条奇数水平显示行中的第i+1 数据线和第i+2数据线之间；偶数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条偶数水平 显示行中的第i数据线和第i+Ι数据线之间；以及偶数水平显示行中的第三和第四液晶盒，其被设置于各条偶数水平显示行中的第i+1 数据线和第i+2数据线之间，其中所述奇数水平显示行中的所述第一和第二液晶盒由第i数据线顺序提供的具有 第一极性的数据电压向其中充电，所述奇数水平显示行中的所述第三、第四液晶盒和所述偶数水平显示行中的所述第 一、第二液晶盒由第i+Ι数据线顺序提供的具有第二极性的数据电压向其中充电，以及所述偶数水平显示行中的所述第三和第四液晶盒由第i+2数据线顺序提供的具有所 述第一极性的数据电压向其中充电。
5.权利要求4所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的数 据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线的 数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线 的数据电压。
6.权利要求4所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的数 据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线的 数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线 的数据电压。
7.权利要求4所述的液晶显示器，其中所述液晶盒的至少一部分还包括所述奇数水平显示行中的第五和第六液晶盒，其被设置于各条奇数水平显示行中的第 i+2数据线和第i+3数据线之间；以及所述偶数水平显示行中的第五和第六液晶盒，其被设置于各条偶数水平显示行中的第 i+2数据线和第i+3数据线之间，其中所述奇数水平显示行中的所述第五和第六液晶盒由第i+2数据线顺序提供的具有所 述第一极性的数据电压向其中充电，以及所述偶数水平显示行中的所述第五和第六液晶盒由第i+3数据线顺序提供的具有所 述第二极性的数据电压向其中充电。
8.权利要求7所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的数 据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第五TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+2数据线的 数据电压；所述奇数水平显示行中的第六TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第五TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+3数据线 的数据电压；以及所述偶数水平显示行中的第六TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+3数据线 的数据电压。
9.权利要求1所述的液晶显示器，其中所述液晶盒的至少一部分包括奇数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条奇数水平 显示行中的第i数据线和第i+Ι数据线之间，其中i是自然数；奇数水平显示行中的第三和第四液晶盒，其被设置于各条奇数水平显示行中的第i+1 数据线和第i+2数据线之间；偶数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条偶数水平 显示行中的第i数据线和第i+Ι数据线之间；以及偶数水平显示行中的第三和第四液晶盒，其被设置于各条偶数水平显示行中的第i+1 数据线和第i+2数据线之间，其中所述奇数水平显示行中的所述第一液晶盒由第i数据线提供的具有第一极性的 数据电压向其中充电，所述奇数水平显示行中的所述第二液晶盒由第i+Ι数据线提供的具 有第二极性的数据电压向其中充电，所述偶数水平显示行中的所述第一液晶盒由第i+Ι数据线提供的具有所述第二极性 的数据电压向其中充电，所述偶数水平显示行中的所述第二液晶盒由第i数据线提供的具 有所述第一极性的数据电压向其中充电，所述奇数水平显示行中的所述第三液晶盒由第i+Ι数据线提供的具有所述第二极性 的数据电压向其中充电，所述奇数水平显示行中的所述第四液晶盒由第i+2数据线提供的 具有所述第一极性的数据电压向其中充电，以及所述偶数水平显示行中的所述第三液晶盒由第i+2数据线提供的具有所述第一极性 的数据电压向其中充电，所述偶数水平显示行中的所述第四液晶盒由第i+Ι数据线提供的 具有所述第二极性的数据电压向其中充电。
10.权利要求9所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线的 数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线 的数据电压。
11.权利要求9所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的数 据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线 的数据电压。
12.权利要求9所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的数 据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线 的数据电压。
13.权利要求9所述的液晶显示器，其中所述液晶盒的至少一部分还包括所述奇数水平显示行中的第五和第六液晶盒，其被设置于各条奇数水平显示行中的第 i+2数据线和第i+3数据线之间；以及所述偶数水平显示行中的第五和第六液晶盒，其被设置于各条偶数水平显示行中的第 i+2数据线和第i+3数据线之间，其中所述奇数水平显示行中的所述第五液晶盒由第i+3数据线提供的具有所述第二极性 的数据电压向其中充电，所述奇数水平显示行中的所述第六液晶盒由第i+2数据线提供的 具有所述第一极性的数据电压向其中充电，以及所述偶数水平显示行中的所述第五液晶盒由第i+2数据线提供的具有所述第一极性 的数据电压向其中充电，所述偶数水平显示行中的所述第六液晶盒由第i+3数据线提供的 具有所述第二极性的数据电压向其中充电。
14.权利要求13所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线的 数据电压；所述奇数水平显示行中的第五TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+3数据线的 数据电压；所述奇数水平显示行中的第六TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第五TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第六TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+3数据线 的数据电压。
15.权利要求13所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的数 据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线 的数据电压；所述奇数水平显示行中的第五TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+3数据线 的数据电压；所述奇数水平显示行中的第六TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+2数据线的 数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第五TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第六TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+3数据线 的数据电压。
16.权利要求1所述的液晶显示器，其中所述液晶盒的至少一部分包括奇数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条奇数水平 显示行中的第i数据线和第i+Ι数据线之间，其中i是自然数；奇数水平显示行中的第三和第四液晶盒，其被设置于各条奇数水平显示行中的第i+1 数据线和第i+2数据线之间；偶数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条偶数水平 显示行中的第i数据线和第i+Ι数据线之间；以及偶数水平显示行中的第三和第四液晶盒，其被设置于各条偶数水平显示行中的第i+1 数据线和第i+2数据线之间，其中所述奇数水平显示行中的所述第一液晶盒由第i+Ι数据线提供的具有第一极性 的数据电压向其中充电，所述奇数水平显示行中的所述第二液晶盒由第i数据线提供的具 有第二极性的数据电压向其中充电，所述偶数水平显示行中的所述第一液晶盒由第i数据线提供的具有所述第二极性的 数据电压向其中充电，所述偶数水平显示行中的所述第二液晶盒由第i+Ι数据线提供的具 有所述第一极性的数据电压向其中充电，所述奇数水平显示行中的所述第三液晶盒由第i+Ι数据线提供的具有所述第一极性 的数据电压向其中充电，所述奇数水平显示行中的所述第四液晶盒由第i+2数据线提供的 具有所述第二极性的数据电压向其中充电，以及所述偶数水平显示行中的所述第三液晶盒由第i+2数据线提供的具有所述第二极性 的数据电压向其中充电，所述偶数水平显示行中的所述第四液晶盒由第i+Ι数据线提供的 具有所述第一极性的数据电压向其中充电。
17.权利要求16所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的 数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+Ι数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线的 数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；以及所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线 的数据电压。
18.权利要求1所述的液晶显示器，其中所述液晶盒的至少一部分包括 奇数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条奇数水平 显示行中的第i数据线和第i+Ι数据线之间，其中i是自然数；奇数水平显示行中的第三和第四液晶盒，其被设置于各条奇数水平显示行中的第i+1 数据线和第i+2数据线之间；偶数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条偶数水平 显示行中的第i数据线和第i+Ι数据线之间；以及偶数水平显示行中的第三和第四液晶盒，其被设置于各条偶数水平显示行中的第i+1 数据线和第i+2数据线之间，其中所述奇数水平显示行中的所述第一液晶盒由第i数据线提供的具有第一极性的 数据电压向其中充电，所述奇数水平显示行中的所述第二液晶盒由第i+Ι数据线提供的具 有第二极性的数据电压向其中充电，所述偶数水平显示行中的所述第一液晶盒由第i数据线提供的具有所述第一极性的 数据电压向其中充电，所述偶数水平显示行中的所述第二液晶盒由第i+Ι数据线提供的具 有所述第二极性的数据电压向其中充电，所述奇数水平显示行中的所述第三液晶盒由第i+2数据线提供的具有所述第一极性 的数据电压向其中充电，所述奇数水平显示行中的所述第四液晶盒由第i+Ι数据线提供的 具有所述第二极性的数据电压向其中充电，以及所述偶数水平显示行中的所述第三液晶盒由第i+2数据线提供的具有所述第一极性的数据电压向其中充电，所述偶数水平显示行中的所述第四液晶盒由第i + Ι数据线提供的 具有所述第二极性的数据电压向其中充电。
19.权利要求18所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第 j+3栅线输出栅脉冲，其中j是自然数，以及其中所述TFT包括所述奇数水平显示行中的第一 TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述奇数水平显示行中的第二 TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线的 数据电压；所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+Ι栅线的栅脉冲，给形 成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线 的数据电压；所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成 在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线的 数据电压；所述偶数水平显示行中的第一 TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的 数据电压；所述偶数水平显示行中的第二 TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形 成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+Ι数据线 的数据电压；所述偶数水平显示行中的第三TFT，配置为响应于来自第j+3栅线的栅脉冲，给形成在 所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线的数 据电压；以及所述偶数水平显示行中的第四TFT，配置为响应于来自第j+2栅线的栅脉冲，给形成在 所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+Ι数据线的数 据电压。
全文摘要
一种液晶显示器包括显示面板，所述显示面板具有多条数据线、与所述数据线交叉的多条栅线、以矩阵形式排列的液晶盒、和设置在所述栅线和数据线的交叉处的TFT；配置为给所述数据线提供数据电压的源驱动IC，其中数据电压的极性以列反转方式反转；以及配置为顺序地给所述栅线提供栅脉冲的栅驱动电路，其中在显示面板内的液晶盒中充电的数据电压的极性以点为单位进行反转，显示面板的至少一部分包括设置于第m+1(其中m是奇数)水平显示行中彼此相邻的数据线之间的两个LC盒，以便与设置于第m水平显示行中彼此相邻的数据线之间的两个LC盒间隔开，第m水平显示行中的两个LC盒和第m+1水平显示行中的两个LC盒由相同数据线提供的极性相同的数据电压顺序地向其中充电。
文档编号G02F1/133GK102087842SQ20101058527
公开日2011年6月8日 申请日期2010年12月3日 优先权日2009年12月3日
发明者南维成, 吴大惜, 尹世昌, 朴俊浩, 李昌德, 许胜皓 申请人:乐金显示有限公司