用于窄边框型液晶显示装置的阵列基板及其制造方法

用于窄边框型液晶显示装置的阵列基板及其制造方法
【专利摘要】提供了一种用于窄边框型液晶显示装置的阵列基板及其制造方法。所述阵列基板包括：在基板上的栅极线（GL），所述基板包括显示区域和位于各个侧边处的第一到第四非显示区域；像素区域；在GL上的栅极绝缘层（GIL）；在GIL上并且与GL交叉的多条数据线；与数据线平行并与各条GL连接的多条栅极辅助线；在第三非显示区域中的辅助线，所述辅助线具有在GIL下面的第一层和在GIL上的第二层，第一层通过GIL中的第一辅助接触孔与第二层接触；在每个像素区域中并与GL和数据线连接的薄膜晶体管；和与每个薄膜晶体管连接的像素电极。
【专利说明】用于窄边框型液晶显示装置的阵列基板及其制造方法
[0001]本申请要求2013年4月30日在韩国知识产权局提交的韩国专利申请10-2013-0047868的优先权，为了所有目的在此援引该专利申请的全部内容作为参考。

【技术领域】
[0002]本发明涉及一种液晶显示装置及方法，尤其涉及一种用于通过减小左右两侧的非显示区域而具有窄边框的液晶显示装置的阵列基板及其制造方法。

【背景技术】
[0003]近来，随着液晶显示(IXD)装置变得越来越轻薄且需要更低的功耗，IXD装置已广泛用作阴极射线管型显示装置的替代品。
[0004]因为包括薄膜晶体管(TFT )作为开关元件的IXD装置，即“有源矩阵IXD( AM-1XD ) ”装置，具有高分辨率和显示运动图像的理想特性，所以已广泛使用AM-1XD装置。
[0005]一般来说，IXD装置的制造工艺包括用于形成TFT和像素电极的阵列基板工艺、用于形成滤色器和公共电极的滤色器基板工艺、以及在阵列基板与滤色器基板之间形成液晶层的盒(cell)工艺。
[0006]图1是现有液晶面板的分解透视图。如图1中所示，液晶面板包括阵列基板10、滤色器基板20和液晶层30。阵列基板10和滤色器基板20彼此相对，在它们之间夹持液晶层30。
[0007]阵列基板10包括第一基板12、栅极线14、数据线16、薄膜晶体管(TFT)Tr和像素电极18。栅极线14和数据线16形成在第一基板12上且彼此交叉以界定像素区域P。TFTTr形成在栅极线14和数据线16的交叉部分处。像素电极18形成在像素区域P中并与TFTTr连接。
[0008]滤色器基板20包括第二基板22、黑矩阵25、滤色器层26和公共电极28。黑矩阵25形成在第二基板22上并具有格子(lattice)形状。黑矩阵25对应于第一基板12的非显示区域。第一基板12的非显示区域包括栅极线14和数据线16以及TFT Tr0滤色器层26对应于像素区域P并包括红色R、绿色G和蓝色B滤色器图案26a、26b和26c。公共电极28形成在黑矩阵25和滤色器层26上。公共电极28与像素电极18产生电场，从而通过电场驱动液晶层30。
[0009]沿第一和第二基板12和22的边缘形成密封图案(未示出)。密封图案防止液晶层30溢出。此外，可在第一基板12与液晶层30之间以及第二基板22与液晶层30之间形成第一和第二取向层(alignment layers)(未示出)。可在第一和第二基板12和22之一的外表面上形成偏振片(未示出)。在第一基板12的下方设置背光单元(未示出)以给液晶面板提供光。
[0010]在第一基板10上形成用于驱动像素的驱动单元(未示出)。驱动单元安装在印刷电路板(PCB)上。PCB可分为栅极PCB和数据PCB，其中栅极PCB与栅极线14 一端处的栅极焊盘(pad)(未示出)连接，数据PCB与数据线16 —端处的数据焊盘(未示出)连接。
[0011]例如，图2是具有印刷电路板(PCB)的现有技术IXD装置I的平面图，如图2中所示，在显示区域DA的外侧处划定有(彼此相对的)第一和第二非显示区域NA1、NA2以及(彼此相对的)第三和第四非显示区域NA3、NA4。
[0012]数据PCB50安装在第一和第二非显示区域NA1、NA2之一处。图2显示了在第一非显示区域NAl处的数据PCB50。PCB50通过多个数据柔性印刷电路(FPC) 62与数据焊盘连接。在第三和第四非显示区域NA3、NA4之一处安装包括驱动集成电路(IC) 71的多个栅极FPC61，但不具有栅极PCB。FPC61与栅极线15 —端处的栅极焊盘(图1)连接。
[0013]具有上面结构的IXD装置I广泛用于各种领域，如TV、监视器、笔记本计算机、移动电话和PDA。
[0014]另一方面，对具有轻重量和纤薄外形的窄边框的需求增加。因此，需要发展例如通过减小第三和第四非显示区域NA3、NA4的宽度而具有窄边框的LCD装置。


【发明内容】

[0015]因此，本发明涉及一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的用于窄边框型液晶显示装置的阵列基板及其制造方法。
[0016]本发明的一个目的是提供一种具有窄边框的阵列基板及其制造方法。
[0017]在下面的描述中将列出本发明的优点、目的和特征，这些优点、目的和特征的一部分通过下面描述对于本领域普通技术人员来说将是显而易见的，或者可从本发明的实施领会到。通过说明书、权利要求以及附图中特别指出的结构可实现和获得本发明的这些目的和其他优点。
[0018]为了实现这些和其他优点并根据本发明的目的，如在此具体和概括描述的，提供了一种用于窄边框型液晶显示装置的阵列基板，包括:在基板上的多条栅极线，所述基板包括显示区域和位于所述显示区域的各个侧边处的第一到第四非显示区域，在所述显示区域中界定有多个像素区域；在所述栅极线上的栅极绝缘层；在所述栅极绝缘层上的多条数据线，所述数据线与所述栅极线交叉；与所述数据线平行并与各条栅极线连接的多条栅极辅助线；在所述第三非显示区域中的辅助线，所述辅助线包括在所述栅极绝缘层下面的第一层和在所述栅极绝缘层上的第二层，所述第一层通过所述栅极绝缘层中的第一辅助接触孔与所述第二层接触；在每个像素区域中的薄膜晶体管，所述薄膜晶体管与所述栅极线和数据线连接；和在每个像素区域中的像素电极，所述像素电极与所述薄膜晶体管连接。
[0019]在另一方面中，提供了一种制造用于窄边框型液晶显示装置的阵列基板的方法，所述方法包括:在基板上设置多条栅极线，所述基板包括显示区域和位于所述显示区域的各个侧边处的第一到第四非显示区域，在所述显示区域中界定有多个像素区域；在所述栅极线上设置栅极绝缘层；在所述栅极绝缘层上设置多条数据线，所述数据线与所述栅极线交叉；设置与所述数据线平行并与各条栅极线连接的多条栅极辅助线；在所述第三非显示区域中设置辅助线，所述辅助线包括在所述栅极绝缘层下面的第一层和在所述栅极绝缘层上的第二层，所述第一层通过所述栅极绝缘层中的第一辅助接触孔与所述第二层接触；在每个像素区域中设置与所述栅极线和数据线连接的薄膜晶体管；和在每个像素区域中设置与所述薄膜晶体管连接的像素电极。
[0020]应当理解，本发明前面的一般性描述和下面的详细描述都是例示性的和解释性的，意在对本发明要求保护的内容提供进一步的解释。

【专利附图】

【附图说明】
[0021]给本发明提供进一步理解并组成说明书一部分的附图图解了本发明的实施方式并与说明书一起用于说明本发明的原理。
[0022]图1是现有液晶面板的分解透视图；
[0023]图2是具有印刷电路板(PCB)的现有技术液晶显示(IXD)装置的平面图；
[0024]图3是根据一实施方式的IXD装置的平面图；
[0025]图4是根据一实施方式的IXD装置的平面图；
[0026]图5是显示根据一实施方式的用于IXD装置的阵列基板的一部分的平面图；
[0027]图6是图5中的“B”部分的放大图；
[0028]图7是图3中的“A”部分的放大图；
[0029]图8是沿图6中的线VII1-VIII’的剖面图；
[0030]图9是沿图6中的线IX-1X’的剖面图；
[0031]图10是沿图7中的线X-X’的剖面图；
[0032]图11是根据一实施方式的用于IXD装置的阵列基板的非显示区域的剖面图；
[0033]图12是显示根据一实施方式的用于IXD装置的阵列基板的一部分的平面图；
[0034]图13是根据一实施方式的用于IXD装置的阵列基板的非显示区域的剖面图；
[0035]图14是沿图12中的线XIV-XIV’的剖面图；
[0036]图15是沿图12中的线XV-XV’的剖面图；
[0037]图16是沿图13中的线XV1-XVI ’的剖面图；
[0038]在整个附图和详细描述中，除非另有说明，否则相同的附图标记应当理解为指代相同的元件、特征和结构。为了清楚、图示和简便起见，可能放大了这些元件的相对尺寸和绘图。

【具体实施方式】
[0039]现在将详细描述本发明的实施方式，附图中图解了这些实施方式的一些例子。在下面的描述中，当确定与本发明相关的公知功能或构造的详细描述会不必要地使本发明的要点变模糊时，将省略其详细描述。所描述的处理步骤和/或操作的过程是例子，然而，步骤和/或操作的次序并不限于在此列出的次序，可以如本领域公知的一样进行变化，但必须以特定顺序进行的步骤和/操作除外。在整个说明书中相似的参考标记表示相似的元件。仅是为了便于撰写说明书而选择在下面的描述中使用的各个元件的名称，因而可能与实际产品中使用的名称不同。
[0040]在本发明的描述中，当描述一结构位于另一结构“上或上方”或者“下或下方”时，该描述应当解释为包括其中结构彼此接触的情况以及其中在二者之间设置第三结构的情况。
[0041 ] 下面，将参照附图详细描述实施方式。
[0042]图3是根据一实施方式的液晶显示(IXD)装置的平面图。
[0043]如图3中所示，可在用于IXD装置101的阵列基板110中划定显示区域DA和位于显示区域DA外侧的第一到第四非显示区域NAl到NA4。印刷电路板(PCB) 190可通过包括数据驱动集成电路(IC)172的第一柔性印刷电路(FPC)162与位于显示区域DA上侧的第一非显示区域NAl连接。包括栅极驱动IC173的第二 FPC163可与位于显示区域DA下侧的第二非显示区域NA2连接。换句话说，第二 FPC163可安装在与第一非显示区域NAl相对的第二非显示区域NA2处。
[0044]在分别位于显示区域DA左右侧的第三和第四非显示区域NA3、NA4处可以不设置PCBjga IC或FPC，从而与图2的现有阵列基板相比，可减小第三和第四非显示区域NA3、NA4中至少一个的宽度。换句话说，该实施方式的阵列基板具有比现有技术更窄的边框。
[0045]PCB190或数据驱动IC172可通过第三非显示区域M3或第四非显示区域NA4中的多条辅助线(未示出)的一部分与栅极驱动IC173连接。辅助线例如可以是用于在数据驱动IC172与栅极驱动IC173之间电连接的玻上布线(log line)，或者是用于向公共电极施加公共电压的辅助公共线。
[0046]此外，为了进一步减小第三和第四非显示区域NA3、NA4的宽度，多条辅助线可以具有包含绝缘层的多层结构，该绝缘层例如是栅极绝缘层或钝化层，并且该多层结构中的层可以彼此电连接。
[0047]另一方面，参照图4，图4是根据一实施方式的IXD装置的平面图，当IXD装置用于TV或监视器而作为大尺寸显示装置时，PCB190可通过包括栅极驱动IC172的FPC162与第一和第二非显示区域NAl、NA2之一连接，栅极驱动IC173可直接安装在第一和第二非显示区域NAl、NA2之一处的阵列基板110上。图4显示了第一非显示区域NAl中的PCB190和第二非显示区域NA2中的栅极驱动IC173。
[0048]在图4的阵列基板中，PCB190或数据驱动IC172可通过第三非显示区域AN3或第四非显示区域NA4中的多条辅助线(未示出)与栅极驱动IC173连接。
[0049]参照图3和4，因为数据焊盘(未示出)和栅极焊盘(未示出)可分别形成在第一和第二非显示区域NAl、NA2处，其中数据焊盘可与包括数据驱动IC172的第一 FPC162连接，栅极焊盘可与栅极驱动IC173或包括栅极驱动IC173的第二 FPC163连接，所以第一和第二非显示区域NA1、NA2的垂直宽度可与现有阵列基板的第一和第二非显示区域大致相似。然而，因为在第三非显示区域AN3或第四非显示区域NA4中可以不需要用于栅极焊盘的区域，所以可减小第三和第四非显示区域NA3、NA4的水平宽度。结果，该实施方式的阵列基板具有比现有技术更窄的边框。
[0050]该窄边框结构是由阵列基板的元件导致的。下面，更详细地描述该阵列基板。
[0051]关于第二 FPC163，图3和图4中的IXD装置不同。因此，针对图3的阵列基板进行解释。
[0052]图5是显示根据一实施方式的用于IXD装置的阵列基板的一部分的平面图。图6是图5中的“B”部分的放大图。图7是图3中的“A”部分的放大图。
[0053]参照图3和5 — 7，在根据本发明一实施方式的用于IXD装置的阵列基板的显示区域DA中，彼此间隔第一距离的第一和第二栅极线对113a、113b可以以比第一距离更大的第二距离形成。第一距离可被控制以防止在图案化工艺中在第一和第二栅极线113a、113b之间出现电短路，第二距离可大致与像素区域P1、P2的长轴(major axis)的长度相同。第一距离例如可以大约为2到5微米(μ m)。
[0054]多条数据线130可形成为与栅极线113彼此交叉，在数据线130和栅极线113之间具有栅极绝缘层(未示出)。由第一和第二栅极线113a、113b及数据线130包围的区域可被界定为单位像素P。在单位像素P中，可沿水平方向(例如栅极线113的延伸方向)布置第一和第二像素区域P1、P2。换句话说，第一和第二栅极线113a、113b可位于第一和第二像素区域P1、P2的上侧和下侧，第一和第二像素区域P1、P2可位于相邻的两条数据线130之间。
[0055]可在第一和第二像素区域P1、P2每一个中形成薄膜晶体管(TFT) Tr以作为开关元件。TFT Tr可包括栅极电极114、栅极电极114上的栅极绝缘层(未示出)、栅极绝缘层上的半导体层(未示出)以及半导体层上的源极和漏极电极133、136，其中半导体层可包括本征非晶娃(intrinsic amorphous silicon)的有源层(未示出)和掺杂杂质的非晶娃(impurity-doped amorphous silicon)的欧姆接触层(未示出)。源极和漏极电极133、136可彼此间隔布置。栅极电极114可与第一和第二栅极线113a、113b之一连接，源极电极133可与数据线130连接。
[0056]可选择地，TFT Tr可包括栅极电极、栅极绝缘层、氧化物半导体层、蚀刻阻挡部、源极电极和漏极电极。此外，TFT Tr可包括:多晶硅半导体层、栅极绝缘层、对应于有源层的栅极电极、包括分别暴露欧姆接触区域的半导体接触孔的层间绝缘层、以及分别通过半导体接触孔与欧姆接触区域接触的源极和漏极电极，其中多晶硅半导体层包括有源区域和位于有源区域两侧的欧姆接触区域(其中可被掺杂杂质)。在包括多晶硅半导体层的阵列基板中，栅极线可形成在栅极绝缘层上，数据线可形成在层间绝缘层上。
[0057]在第一和第二像素区域P1、P2每一个中可形成与TFT Tr的漏极电极136连接的像素电极153。
[0058]在TFT Tr上方可形成有钝化层(未示出)。在一个例子中，钝化层可包括暴露漏极电极136的漏极接触孔145，像素电极153可形成在钝化层上并可通过漏极接触孔145与漏极电极136接触。
[0059]另一方面，尽管未示出，但可在像素电极153的上方或下方形成覆盖整个显示区域DA的公共电极，且在该公共电极与像素电极153之间具有绝缘层。公共电极可通过公共接触孔与公共线139连接。在一个例子中，像素电极153和公共电极中的上面的一个可具有开口，像素电极153和公共电极中的下面的一个可具有板形。结果，可通过像素电极153与公共电极之间感应产生的边缘电场驱动LCD装置中的液晶层。
[0060]在第三非显示区域NA3中可形成有多条辅助线170。辅助线170可彼此间隔布置。
[0061]作为一个例子，辅助线170可包括:用于电连接第二非显示区域NA2中的栅极驱动IC173与第一非显示区域NAl中的栅极驱动IC的玻上布线(log line)，和/或用于向公共电极或公共线139施加公共电压的辅助公共线。
[0062]辅助线170可以具有包含至少一个绝缘层的多层结构，该至少一个绝缘层例如是栅极绝缘层和钝化层。多层结构中的层可具有相同的平面形状并通过绝缘层中的第一辅助接触孔“chi”彼此接触。
[0063]可与数据线130平行的栅极辅助线138可穿过单位像素P的中心。例如，栅极辅助线138可位于第一和第二像素区域P1、P2之间。
[0064]栅极辅助线138和公共线139可彼此交替布置。一个单位像素P可包括栅极辅助线138而不包括公共线139，而可沿水平方向与该一个单位像素P相邻的另一个单位像素P可包括公共线139而不包括栅极辅助线138。
[0065]栅极辅助线138可通过栅极接触孔“gch”与各条栅极线113连接。栅极辅助线138的数量可大于或等于栅极线113的数量。例如，栅极辅助线138的数量可以是栅极线113的N倍，N是正整数。
[0066]在一实施方式中，公共线139可形成在栅极辅助线组之间，每个栅极辅助线组例如包括几条到几十条栅极辅助线138。公共线139可与栅极辅助线138平行并也可穿过单位像素P。可通过每个栅极辅助线组中的栅极辅助线138的数量控制公共线139的数量。此外，多个栅极辅助线组可在栅极辅助线138的数量上具有差别。在数据线130之间形成栅极辅助线138之后，可在数据线130之间未设置栅极辅助线138的地方形成公共线139。
[0067]图5显示了具有六条栅极辅助线138的栅极辅助线组的例子。在一个例子中，从左侧到右侧，可按照第一数据线D1、第一栅极辅助线GA1、第二数据线D2、第二栅极辅助线GA2、第三数据线D3、第三栅极辅助线GA3、第四数据线D4、第四栅极辅助线GA4、第五数据线D5、第五栅极辅助线GA5、第六数据线D6、第六栅极辅助线GA6、第七数据线D7、公共线139(Vcom)、第八数据线D8、第七栅极辅助线GA7和第九数据线D9的顺序布置这些线。可以对于所需数量的数据线D和栅极辅助线GA继续该图案。本发明并不限于该图案。此外，尽管图5的例子显示了九条数据线Dl - D9和七条栅极辅助线GAl — GA7，但本发明并不限于此。
[0068]在阵列基板110中，由第一和第二栅极线113a、113b及数据线130包围的区域可形成单位像素P，由栅极辅助线138和公共线139之一、第一和第二栅极线113a、113b以及数据线130包围的区域可形成第一和第二像素区域P1、P2。
[0069]在一实施方式的阵列基板中，因为平行于数据线130的栅极辅助线138可与沿显示区域DA的水平方向形成的各条栅极线113连接，所以可通过栅极辅助线138向栅极线113施加栅极信号电压。
[0070]因为栅极辅助线138的端部可位于显示区域DA下部的第二非显示区域NA2中，所以可将包括栅极焊盘的栅极焊盘部限定在第二非显示区域NA2中，栅极焊盘部被形成以用于向栅极线130施加栅极信号电压。因此，栅极驱动IC173 (图4)或包括栅极驱动IC173的第二 FPC163 (图3)可安装在第二非显示区域NA2中。栅极驱动IC173可与栅极焊盘电连接。
[0071]因为在第三非显示区域NA3或第四非显示区域NA4中没有安装栅极驱动IC173(图4)或包括栅极驱动IC173的第二 FPC163 (图3)，所以与现有技术阵列基板(其中包括栅极驱动IC71 (图2)的FPC61 (图2)被安装在第四非显示区域NA4中)相比，实施方式的阵列基板110中的第三和第四非显示区域NA3、NA4的水平宽度减小。因此，本发明的用于IXD装置101的阵列基板110具有比现有技术更窄的边框结构。
[0072]在一实施方式的阵列基板110中，一个像素区域Pl或P2可被界定为由两条栅极线113、一条数据线130、以及栅极辅助线138和公共线139之一包围的区域。另一方面，在现有技术的阵列基板中，一个像素区域被界定为由两条栅极线和两条数据线包围的区域。因此，一实施方式的阵列基板110可包括两倍于现有技术阵列基板的栅极线113和现有技术阵列基板的一半的数据线130。结果，阵列基板110可需要较少的数据驱动1C。此外，因为阵列基板110可包括栅极辅助线138或公共线139以代替现有技术的数据线，所以阵列基板110可具有大致与现有技术阵列基板相同的开口率。
[0073]上述阵列基板110 (可通过两倍于现有技术的栅极线113和现有技术的一半的数据线130驱动)可被称为双倍速率驱动型LCD装置的阵列基板。
[0074]在现有IXD装置中，使用分别显示红色R、绿色G和蓝色B的三个相邻的像素区域作为一个单位像素区域以显示彩色图像。因此，在现有技术IXD装置中，数据线数量为栅极线数量的三倍。此外，因为现有技术LCD装置中的显示区域的水平长度与垂直长度的比例为5:4到16:9，所以水平像素区域的数量为垂直像素区域的数量的至少1.25倍。因此，在现有技术LCD装置中，数据线数量为栅极线数量的至少3.75倍。
[0075]另一方面，根据一实施方式的阵列基板中的栅极线数量可为现有技术阵列基板中的栅极线数量的两倍，而根据一实施方式的阵列基板中的数据线数量可为现有技术阵列基板中的数据线数量的一半。
[0076]因此，栅极辅助线138和公共线139可位于数据线130之间，与现有技术阵列基板相比不会降低开口率。
[0077]例如，在全HD IXD装置中，需要1080X 1920个单位像素区域，每个单位像素区域包括三个相邻的像素区域。在该情形中，在现有技术阵列基板中应当形成1080条栅极线和5760 (= 1920X3)条数据线。
[0078]然而，在双倍速率驱动型IXD装置的阵列基板中，可设置2160 (= 1080X2)条栅极线113和2880 (1920X3/2)条数据线130，以提供全HD LCD装置。因此，代替2880条数据线，可形成与栅极线113的数量相等的2160条栅极辅助线138以及720条公共线139，而不会降低开口率。
[0079]结果，在本发明中，因为数据线130的减少量可大于栅极线113的增加量，所以可有足够的空间用于栅极辅助线138。
[0080]在本发明的阵列基板110中，第三和第四非显示区域NA3、NA4中每一个的宽度可被最小化，从而可获得用于窄边框型IXD装置101的阵列基板110。此外，因为数据线130的数量可减少，所以栅极辅助线138不会降低开口率。
[0081]图8是沿图6中的线VII1-VIII’的剖面图。图9是沿图6中的线IX-1X’的剖面图。图10是沿图7中的线X-X’的剖面图。为便于解释，在每个像素区域Pl和P2中界定TFT Tr的开关区域TrA。
[0082]在根据一实施方式的用于窄边框型IXD装置101的阵列基板110中，彼此间隔第一距离的第一栅极线113a和第二栅极线113b对(图4)可以以大于第一距离的第二距离形成在基板上。栅极线113可由一种或多种低电阻金属材料形成。例如，栅极线113可由铝(Al)、铝合金(例如AINd)、铜(Cu)、铜合金、钥(Mo)和/或钥合金(例如MoTi)中的至少一个形成。
[0083]在每个开关区域TrA中，可形成与第一栅极线113a或第二栅极线113b连接的栅极电极114。例如，如图6中所示，第一像素区域PI中的栅极电极114可从第二栅极线113b延伸，第二像素区域P2中的栅极电极114可从第一栅极线113a延伸。
[0084]在第三非显示区域NA3中，多条辅助线170的下层170a可由与栅极线113相同的材料形成且与栅极线113形成在同一层。可选择地，辅助线170的下层170a可形成在第四非显示区域NA4中。下层170a可布置成彼此间隔预定距离。
[0085]在栅极线113、栅极电极114和辅助线170的下层170a上可形成栅极绝缘层120。栅极绝缘层120可由无机绝缘材料(例如氧化硅和/或氮化硅)形成。
[0086]栅极绝缘层120可包括暴露第一和第二栅极线113a、113b的栅极接触孔“gch”和暴露辅助线170的下层170a的第一辅助接触孔“chi”。可对应于辅助线170的一个下层170a形成两个或更多个第一辅助接触孔“chi”。
[0087]在栅极绝缘层120上可形成对应于栅极电极114的半导体层123。例如，半导体层123可包括本征非晶硅的有源层123a和掺杂杂质的非晶硅的欧姆接触层123b。此外，可在半导体层123上形成彼此间隔布置的源极电极133和漏极电极136。
[0088]TFT Tr可包括栅极电极114、栅极绝缘层120、半导体层123、源极电极133和漏极电极136。TFT Tr可为开关区域TrA中的开关元件。源极电极133可与数据线130 (图5)连接。因此，TFT Tr可与栅极线113和数据线130电连接。
[0089]图8显示了包括本征非晶硅的有源层123a和掺杂杂质的非晶硅的欧姆接触层123b的半导体层123的一个例子。可选择地，半导体层可包括单层多晶硅半导体层或单层氧化物半导体层，例如氧化铟镓锌(IGZ0)、氧化锡锌(ZTO)和/或氧化铟锌(ΖΙ0)。
[0090]可在栅极绝缘层120上形成可由低电阻金属材料形成的数据线130，以与第一和第二栅极线113a、113b交叉。例如，数据线130可由A1、A1合金、Cu、Cu合金、Mo和/或Mo合金中的至少一个形成。此外，栅极辅助线138和公共线139可由与数据线130相同或相似的材料形成并与数据线130形成在同一层。栅极辅助线138和公共线139可以选择性地位于相邻的数据线130之间。
[0091]在第三非显示区域NA3中，可在栅极绝缘层120上形成对应于下层170a的上层170b。例如，上层170b可具有大致与下层170a相同的平面形状。
[0092]上层170b可通过栅极绝缘层120中的第一辅助接触孔“chi”与下层170a连接。结果，双层结构的辅助线170可包括下层170a和上层170b。
[0093]可选择地，如图11中所示，辅助线270可具有三层结构。在该示例结构中，可在上层270b上形成钝化层140，钝化层140可包括暴露上层270b的第二辅助接触孔“ch2”。在钝化层140上可形成另一层270c作为第三层，该另一层270c可通过钝化层140中的第二辅助接触孔“ch2”与上层270b连接。结果，辅助线270可具有下层270a、上层270b和另一层270c的三层结构。在该情形中，另一层270c由与显示区域DA中的像素电极153相同的材料形成并与像素电极153形成在同一层，并且另一层270c具有大致与下层和上层270a、270b相同的平面形状。
[0094]辅助线170 (或270)可具有双层或三层结构。然而，因为辅助线170的层可由与栅极线113、数据线130和像素电极153相同的材料形成并与它们形成在同一层，所以可以不需要额外的工艺。
[0095]通过这些结构，可通过减小辅助线170的宽度且保持辅助线170的电阻，使第三非显示区域NA3的宽度最小化。当减小辅助线170的宽度以减小第三非显示区域NA3的宽度时，可增加辅助线170的电阻。然而，在一实施方式中，因为辅助线170可具有双层结构或三层结构，所以即使辅助线170的宽度减小，辅助线170的电阻也可以不增加。
[0096]另一方面，显示区域DA中的栅极辅助线138通过栅极绝缘层120中的栅极接触孔“gch”与栅极线113 —对一接触。
[0097]在TFT Tr上可形成钝化层140、数据线130、公共线139、栅极辅助线138和辅助线170，钝化层140可由无机绝缘材料(例如氧化硅和/或氮化硅)或有机绝缘材料(例如苯并环丁烯(BCB)和/或光学压克力(photo-acryl))形成。钝化层140可包括暴露漏极电极136的漏极接触孔145和暴露公共线139的公共接触孔(未示出)。此外，如图11中所示，当辅助线170具有三层结构时，钝化层140可包括暴露上层270b的第二辅助接触孔“ch2”。
[0098]在钝化层140上，可在第一和第二像素区域P1、P2的每一个中单独地形成像素电极153，像素电极153可由透明导电材料(例如氧化铟锡(ITO)或氧化铟锌(IZO))形成。像素电极153可通过钝化层140中的漏极接触孔145与漏极电极136连接。
[0099]此外，如图11中所示，当在非显示区域NA3中的辅助线具有三层结构时，可在钝化层140上形成可通过第二辅助接触孔“ch2”与上层270b连接的另一层270c。
[0100]在用于边缘电场开关模式IXD装置的阵列基板中，可在像素电极153上方形成公共电极(未示出)，该公共电极可由透明导电材料例如ITO和/或IZO形成，并且在像素电极153与该公共电极之间夹有绝缘层。在一个例子中，钝化层140中的公共接触孔(未示出)可延伸进绝缘层中以暴露公共线139，公共电极可通过公共接触孔与公共线139连接。公共电极可包括多个第一开口和对应于TFT Tr的第二开口，该多个第一开口与像素电极产生边缘电场。
[0101]如上面参照图3到11所述，在根据一实施方式的阵列基板中，FPC163或栅极驱动IC173可安装在第二非显示区域NA处(例如，不安装在第三或第四非显示区域NA3、NA4处)，因此第三或第四非显示区域M3、NA4在显示区域DA的水平方向上的宽度可被最小化。结果，阵列基板可具有窄边框的优点。
[0102]此外，尽管在第三非显示区域NA3处可形成辅助线170以用于电连接第一非显示区域NAl处的数据驱动IC172与第二非显示区域NA2处的栅极驱动IC173，但辅助线170可具有多层结构，该多层结构具有绝缘层，从而使得辅助线170占据的面积可被最小化。因此，边框的宽度可进一步变窄。
[0103]此外，尽管与现有技术的阵列基板相比，本发明的阵列基板进一步包括栅极辅助线138，但所述阵列基板中的数据线的数量可减少，从而对开口率没有不利影响。
[0104]在上面的双倍速率驱动型阵列基板中，栅极辅助线可与数据线设置在同一层上。然而，栅极辅助线可设置在与栅极线不同的层中。将参照图12到16描述这些结构。
[0105]图12是显示根据一实施方式的用于IXD装置的阵列基板的一部分的平面图。图13是根据一实施方式的用于LCD装置的阵列基板的非显示区域的剖面图。
[0106]如图12和13中所示，用于窄边框型IXD装置的阵列基板可包括多条栅极辅助线(GAL) 203，所述多条栅极辅助线203可由一种或多种低电阻金属材料形成并可沿显示区域DA的第一方向彼此间隔布置。例如，低电阻金属材料可包括Al,Al合金,Cu,Cu合金,Mo和/或Mo合金。尽管图12示例显示了七条栅极线GALl — GAL7，但本发明并不限于此。
[0107]此外，在非显示区域NA的第三或第四非显示区域NA3、NA4中可形成辅助线238的第一层(未示出)。第一层可由与栅极辅助线203相同的材料形成并与栅极辅助线203形成在同一层上。
[0108]在栅极辅助线203和第一层上，可在基板的整个表面上方形成绝缘材料的缓冲层(未示出)。
[0109]在缓冲层上，可沿与栅极辅助线203交叉的第二方向形成多条栅极线(GL)206，所述多条栅极线206可由一种或多种低电阻金属材料形成。例如，低电阻金属材料可包括Al,Al合金，Cu，Cu合金，Mo和/或Mo合金。此外，在缓冲层上可形成辅助线238的第二层(未示出)，该第二层可由与栅极线206相同的材料形成。第二层可对应于第一层并可具有与第一层大致相同的平面形状。此外，第二层可与第一层重叠。
[0110]可形成穿过缓冲层的栅极接触孔“gch”，并且栅极接触孔“gch”对应于栅极辅助线203和栅极线206的交叉部分。结果，栅极线206可通过栅极接触孔“gch”与栅极辅助线203接触。此外，可形成穿过缓冲层并暴露第一层的至少一个第一辅助接触孔“chi”。第二层可通过第一辅助接触孔“chi”与第一层接触。
[0111]在一个例子中，一条栅极线206可与一条栅极辅助线203接触。换句话说，栅极线206可通过栅极接触孔“ gch ”与栅极辅助线203在它们的交叉部分处一对一接触。
[0112]例如，第一栅极线GLl可与第一栅极辅助线GALl接触，第η栅极线GLn可与第η栅极辅助线GALn接触。
[0113]数据线数量可为栅极线数量的三倍，水平像素区域的数量可大于垂直像素区域的数量。结果，栅极辅助线的数量可大于或等于栅极线的数量。
[0114]例如，对于接触位置没有限制，只要每条栅极线206与至少一条栅极辅助线203接触即可。与一条栅极线206接触的栅极辅助线203可以不与其他栅极线206接触。
[0115]在缓冲层上，在像素区域P的开关区域(未示出)中可形成与栅极线206连接的栅极电极207。
[0116]在第二层、栅极线206和栅极电极207上可形成栅极绝缘层(未示出)。栅极绝缘层可包括暴露第三或第四非显示区域ΝΑ3、ΝΑ4中的辅助线238的第二层的至少一个第二辅助接触孔“ch2”。图13显示了其中第一和第二辅助接触孔“chi”和“ch2”重叠的例子。然而，第一和第二辅助接触孔“chi”和“ch2”可彼此间隔布置。
[0117]在栅极绝缘层上，可形成可由一种或多种低电阻金属材料形成的多条数据线(DL)230。低电阻金属材料可包括Al，Al合金，Cu，Cu合金，Mo和/或Mo合金。数据线230与栅极线206交叉并与栅极辅助线203重叠。由栅极线206和数据线230包围的区域被界定为像素区域“P”。尽管图12示例显示了七条数据线DLl —DL7，但本发明并不限于此。
[0118]此外，在栅极绝缘层上，可对应于辅助线238的第二层形成辅助线238的第三层，第三层可由与数据线230相同的材料形成。第三层可通过栅极绝缘层中的第二辅助接触孔“ch2”与第二层接触。
[0119]在栅极绝缘层上可形成对应于栅极电极207的半导体层(未示出)。在半导体层上可形成源极电极233和漏极电极236，源极电极233和漏极电极236可彼此间隔布置。源极电极233可与数据线230连接。
[0120]作为开关元件的TFT Tr可包括栅极电极207、栅极绝缘层、半导体层、源极电极233和漏极电极236。
[0121]在TFT Tr、数据线230和辅助线238的第三层上可形成第一钝化层(未示出)，第一钝化层可由无机绝缘材料例如氧化硅和/或氮化硅形成。此外，可在第一钝化层上形成第二钝化层(未示出)。第二钝化层可由具有平坦顶面的有机绝缘材料(例如光学压克力)形成。
[0122]在第二钝化层上可形成公共电极(未示出)，公共电极可具有板形且可包括用于暴露TFT Tr的第一开口。公共电极可由透明导电材料例如ITO和/或IZO形成。
[0123]在公共电极上可形成第三钝化层(未示出)，第三钝化层可包括无机绝缘材料例如氧化硅和/或氮化硅。第三钝化层、第二钝化层和第一钝化层可包括暴露TFT Tr的漏极电极236的漏极接触孔265。
[0124]在第三钝化层上可形成像素电极270，像素电极270可包括透明导电材料例如ITO和/或ΙΖ0。像素电极270可通过漏极接触孔265与漏极电极236连接。像素电极270可包括至少一个具有条(bar)形的第二开口“op2”。结果，像素电极270和公共电极可产生边缘电场。
[0125]例如，阵列基板可用于边缘电场开关模式LCD装置。然而，并不限于此。例如，可在第一钝化层上形成像素电极，而没有公共电极、第二钝化层和第三钝化层。可选择地，可在第一钝化层上形成彼此交替布置的像素电极和公共电极，而没有第二和第三钝化层。
[0126]图14是沿图12中的线XIV-XIV’的剖面图。图15是沿图12中的线XV-XV’的剖面图。图16是沿图13中的线XV1-XVI’的剖面图。
[0127]参照图12到16，栅极辅助线203可在基板200上沿第一方向形成。栅极辅助线203可形成在显示区域DA中。每条栅极辅助线203的一端可延伸到第二非显示区域NA2中，从而可在栅极辅助线203的该端处形成栅极焊盘电极(未示出)。
[0128]此外，在第三或第四非显示区域NA3、NA4中，可在基板200上形成辅助线238的第一层204。第一层204可由与栅极辅助线203相同的材料形成。
[0129]栅极辅助线203和第一层204中的每一个可由一种或多种低电阻金属材料形成(例如Al，Al合金，Cu，Cu合金，Mo和/或Mo合金)，以具有单层结构或多层结构。图14到16显示了单层结构的栅极辅助线203和第一层204。
[0130]在栅极辅助线203、栅极焊盘电极和第一层上，可在基板200的整个表面上方形成诸如氧化硅或氮化硅这样的无机绝缘材料的缓冲层205。在显示区域DA中可形成穿过缓冲层205的多个栅极接触孔“gch”，以暴露栅极辅助线203。栅极接触孔“gch”可形成在栅极辅助线203与栅极线206之间的交叉部分中。对应于每条栅极辅助线203可具有一个各自的栅极接触孔“gch”。如果在一条栅极辅助线203中有多个栅极接触孔，则会产生栅极线间的电短路问题。
[0131]此外，在非显示区域NA中可形成穿过缓冲层205的至少一个第一辅助接触孔“chl”，以暴露辅助线238的第一层204。对应于每个第一层204可形成一个或多个第一辅助接触孔“chi”。
[0132]在缓冲层205上，可彼此间隔地形成栅极线206。栅极线206可由一种或多种低电阻金属材料形成。例如，低电阻金属材料包括Al, Al合金，Cu, Cu合金，Mo和/或Mo合金。栅极线206可沿与第一方向垂直的第二方向延伸，以与栅极辅助线203交叉。栅极线206可通过缓冲层205中的栅极接触孔“gch”与栅极辅助线203接触。
[0133]此外，在缓冲层205上可由与栅极线206相同的材料形成辅助线238的第二层209。第二层209可对应于第一层204并可具有大致与第一层204相同的平面形状。此外，第二层209与第一层204重叠。第二层209可通过缓冲层205中的第一辅助接触孔“chl”与第一层204接触。
[0134]此外，可在缓冲层205上和开关区域TrA中形成栅极电极207。栅极电极207可与栅极线206连接。
[0135]在栅极线206、栅极电极207和辅助线238的第二层209上可形成栅极绝缘层213。可穿过栅极绝缘层213而形成至少一个第二辅助接触孔“ch2”，以暴露第二层209。
[0136]在栅极绝缘层213上可形成数据线230，数据线230可包括一种或多种低电阻金属材料。低电阻金属材料包括Al, Al合金,Cu, Cu合金,Mo和/或Mo合金。数据线230可与栅极线206交叉并与栅极辅助线203重叠。在第一非显示区域NAl中在每条数据线230的一端处可形成数据焊盘电极(未示出)。
[0137]此外，在栅极绝缘层213上，可对应于辅助线238的第二层209而形成辅助线238的第三层237。第三层237可由与数据线230相同的材料形成。第三层237可通过栅极绝缘层213中的第二辅助接触孔“ch2”与第二层209接触。第三层237可与第二层209重叠。结果，辅助线238可包括第一到第三层204、209和237、缓冲层205和栅极绝缘层213。
[0138]在开关区域TrA中，在栅极绝缘层213上可形成对应于栅极电极207的半导体层220。
[0139]在半导体层220上，源极电极233和漏极电极236可形成为彼此间隔布置。源极电极233可与数据线230连接。
[0140]作为开关元件的TFT Tr可包括栅极电极207、栅极绝缘层213、半导体层220、源极电极233和漏极电极236。
[0141]图14显示了半导体层220的例子，半导体层220包括本征非晶硅的有源层220a和掺杂杂质的非晶硅的欧姆接触层220b。可选择地，半导体层可具有由氧化物半导体材料(例如IGZO，ZTO和/或ΖΙ0)形成的氧化物半导体层的单层结构。
[0142]在TFT Tr、数据线230和辅助线238的第三层237上可形成第一钝化层240。第一钝化层240可包括无机绝缘材料，例如氧化硅和/或氮化硅。此外，在第一钝化层240上可形成第二钝化层250，第二钝化层250可包括具有平坦顶面的有机绝缘材料，例如光学压克力。
[0143]在第二钝化层250上可形成公共电极260。公共电极260可由透明导电材料例如ITO和/或IZO形成。公共电极260可覆盖显示区域DA的整个表面，但可包括第一开口“opI”以暴露开关区域TrA中的TFT Tr0
[0144]在公共电极260上可形成第三钝化层263。第三钝化层263可由无机绝缘材料例如氧化硅和/或氮化硅形成。
[0145]第三钝化层263、第二钝化层250和第一钝化层240可包括漏极接触孔265以暴露TFT Tr的漏极电极236。
[0146]在第三钝化层263上可形成像素电极270。像素电极270可由透明导电材料例如ITO和/或IZO形成。像素电极270可通过漏极接触孔265与漏极电极236连接。像素电极270可包括具有条形的至少一个第二开口“op2”。结果，像素电极270和公共电极可产生边缘电场。具有上面结构的阵列基板可用于边缘电场开关模式LCD装置。然而，根据LCD装置的模式，可对像素电极270和公共电极260进行各种修改。
[0147]例如，可在第一钝化层上形成像素电极，而没有公共电极、第二钝化层和第三钝化层。可选择地，可在第一钝化层上形成可彼此交替布置的像素电极和公共电极，而没有第二和第三钝化层。
[0148]在上面的阵列基板中，栅极辅助线203可设置成与数据线230重叠，从而不会产生由于栅极辅助线203导致的开口率降低。因此，阵列基板的开口率可被最大化。
[0149]另一方面，在将包括滤色器层的滤色器基板贴附到阵列基板(在二者之间具有液晶层)之后，可在第一和第二非显示区域中安装驱动1C，或者可通过FPC安装PCB。结果，可获得根据一实施方式的窄边框型LCD装置。
[0150]应当理解，顶侧、底侧、左侧和右侧的非显示区域构造可互换。例如，显示区域的顶侦_底侧可被最小化，或者四侧中的任意侧可被最小化。可使用其他几何排列，本发明并不限于四边形。
[0151]尽管参照多个示例性的实施方式描述了本发明，但应当理解，本领域技术人员能设计出多个其他修改例和实施方式，这落在本发明的原理的范围内。例如，在说明书、附图和所附权利要求的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，可选择的使用对于本领域技术人员来说也将是显而易见的。
【权利要求】
1.一种用于窄边框型液晶显示装置的阵列基板，包括: 在基板上的多条栅极线，所述基板包括显示区域和位于所述显示区域的各个侧边处的第一到第四非显示区域，在所述显示区域中界定有多个像素区域； 在所述栅极线上的栅极绝缘层； 在所述栅极绝缘层上的多条数据线，所述数据线与所述栅极线交叉； 与所述数据线平行并与各条栅极线连接的多条栅极辅助线； 在第三非显示区域中的辅助线，所述辅助线包括在所述栅极绝缘层下面的第一层和在所述栅极绝缘层上的第二层，所述第一层通过所述栅极绝缘层中的第一辅助接触孔与所述第二层接触； 在每个像素区域中并与所述栅极和数据线连接的薄膜晶体管；和 在每个像素区域中并与所述薄膜晶体管连接的像素电极。
2.根据权利要求1所述的阵列基板，其中: 所述数据线的一端延伸到所述第一非显示区域中，在所述数据线的所述一端处具有数据焊盘电极；且 所述栅极辅助线的一端延伸到与所述第一非显示区域相对的第二非显示区域中，在所述栅极辅助线的所述一端处具有栅极焊盘电极。
3.根据权利要求1所述的阵列基板，其中所述栅极辅助线位于与所述数据线相同的层上并设置在所述数据线之间。
4.根据权利要求1所述的阵列基板，进一步包括: 钝化层，所述钝化层配置成覆盖所述薄膜晶体管并包括接触孔，所述接触孔暴露所述薄膜晶体管的电极， 其中所述像素电极位于所述钝化层上并通过所述接触孔与所述薄膜晶体管的所述电极连接。
5.根据权利要求4所述的阵列基板，其中: 所述钝化层进一步包括暴露所述第二层的第二辅助接触孔； 所述辅助线进一步包括在所述钝化层上的第三层；且 所述第三层通过所述第二辅助接触孔与所述第二层接触。
6.根据权利要求5所述的阵列基板，其中所述第一层、第二层和第三层包括分别与所述栅极线、所述数据线和所述像素电极相同的材料。
7.根据权利要求1所述的阵列基板，其中: 所述像素区域包括沿所述栅极线延伸的方向彼此相邻的第一和第二像素区域； 所述栅极线包括: 沿所述第一和第二像素区域的上侧的第一栅极线；和 沿所述第一和第二像素区域的下侧的第二栅极线； 所述数据线包括第一和第二数据线，从而使得所述第一和第二像素区域位于所述第一和第二数据线之间； 一条栅极辅助线被设置在所述第一和第二像素区域之间的边界处；且所述一条栅极辅助线通过所述栅极绝缘层中的栅极接触孔与所述第一和第二栅极线之一接触。
8.根据权利要求1所述的阵列基板，进一步包括: 在所述栅极绝缘层上且与所述数据线平行的公共线， 其中所述栅极辅助线和所述公共线选择性地设置在相邻两个像素区域之间的边界处以及相邻两条数据线之间。
9.根据权利要求1所述的阵列基板，其中所述栅极辅助线的数量大于或等于所述栅极线的数量，从而使一条栅极线与至少一条栅极辅助线连接。
10.根据权利要求1所述的阵列基板，其中: 在所述第一非显示区域中，数据驱动IC与所述数据线的一端连接；且在与所述第一非显示区域相对的第二非显示区域中，栅极驱动IC与所述栅极辅助线的一端连接。
11.根据权利要求1所述的阵列基板，进一步包括: 在所述基板与所述栅极线之间的缓冲层， 其中所述栅极辅助线设置在所述基板与所述缓冲层之间，且 其中所述栅极线通过所述缓冲层中的栅极接触孔与所述栅极辅助线连接。
12.根据权利要求11所述的阵列基板，其中所述栅极辅助线与所述数据线重叠。
13.根据权利要求11所述的阵列基板，其中: 所述辅助线进一步包括在所述缓冲层下面的第三层；且 所述第三层通过所述缓冲层的第二辅助接触孔与所述第一层接触。
14.根据权利要求1所述的阵列基板，进一步包括: 公共电极；和 在所述像素电极与所述公共电极之间的绝缘层， 其中，所述像素电极和所述公共电极中位于上面的一个包括至少一个开口。
15.一种制造用于窄边框型液晶显示装置的阵列基板的方法，所述方法包括: 在基板上设置多条栅极线，所述基板包括显示区域和位于所述显示区域的各个侧边处的第一到第四非显示区域，在所述显示区域中界定有多个像素区域； 在所述栅极线上设置栅极绝缘层； 在所述栅极绝缘层上设置多条数据线，所述数据线与所述栅极线交叉； 设置与所述数据线平行并与各条栅极线连接的多条栅极辅助线； 在所述第三非显示区域中设置辅助线，所述辅助线包括在所述栅极绝缘层下面的第一层和在所述栅极绝缘层上的第二层，所述第一层通过所述栅极绝缘层中的第一辅助接触孔与所述第二层接触； 在每个像素区域中设置与所述栅极线和数据线连接的薄膜晶体管；和 在每个像素区域中设置与所述薄膜晶体管连接的像素电极。
16.根据权利要求15所述的方法，其中: 所述数据线的一端延伸到所述第一非显示区域中，在所述数据线的所述一端处具有数据焊盘电极；且 所述栅极辅助线的一端延伸到与所述第一非显示区域相对的第二非显示区域中，在所述栅极辅助线的所述一端处设置栅极焊盘电极。
17.根据权利要求15所述的方法，其中，所述栅极辅助线设置在与所述数据线相同的层上并设置在所述数据线之间。
18.根据权利要求15所述的方法，进一步包括: 设置钝化层，所述钝化层覆盖所述薄膜晶体管并包括暴露所述薄膜晶体管的电极的接触孔， 其中，所述像素电极设置在所述钝化层上并通过所述接触孔与所述薄膜晶体管的所述电极连接。
19.根据权利要求18所述的方法，其中: 设置所述钝化层进一步包括设置暴露所述第二层的第二辅助接触孔； 设置所述辅助线进一步包括在所述钝化层上设置第三层；且 所述第三层通过所述第二辅助接触孔与所述第二层接触。
20.根据权利要求15所述的方法，进一步包括: 在所述栅极绝缘层上设置与所述数据线平行的公共线， 其中，所述栅极辅助线和所述公共线选择性地设置在相邻两个像素区域之间的边界处以及相邻两条数据线之间。
【文档编号】G02F1/1368GK104133331SQ201310689591
【公开日】2014年11月5日 申请日期:2013年12月16日 优先权日:2013年4月30日
【发明者】申东秀, 李敏职, 李秉炫, 韩叡瑟, 李姝娟 申请人:乐金显示有限公司