阵列基板的制作方法及阵列基板与流程

本发明涉及显示技术领域，特别是涉及一种阵列基板的制作方法及阵列基板。

背景技术：

在目前的LCD中，阵列基板中的扫描线12与数据线16经常出现交错、重叠的情况(如图1及2所示)，进而形成电容(以中间的绝缘层为电介质，如SiNx等)，在阵列基板制程中，扫描线12所在的第一金属层2与数据线16所在的第二金属层6上都会积累电荷，从而在所述第一金属层2与所述第二金属层6之间形成电压，当这个电压达到电容的击穿电压时，会击穿所述第一金属层2与所述第二金属层6之间的绝缘层，使所述第一金属层2与所述第二金属层6短路，造成面板功能异常，这是目前常见的一种静电释放。实际制程中，静电释放较容易在所述第一金属层2与所述第二金属层6之间发生，而在透明导电薄膜层与第一金属层或者透明导电薄膜层与所述第二金属层之间均无静电释放发生，因此可将扫描线12与数据线16跨线处之所述第二金属层6替换为透明导电薄膜层，但透明导电薄膜层导电性远不如第二金属层的导电性，用透明导电薄膜层代替第二金属层的跨线可能由于走线阻值过大发生透明导电薄膜熔断的问题。

技术实现要素：

本发明主要解决的技术问题是提供一种阵列基板的制作方法及阵列基板，以减少静电释放，防止扫描线所在的第一导电层与数据线所在的第二导电层之间发生短路。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，所述方法包括：

提供一基板；

在所述基板表面设置第一导电层，用于形成扫描线；

在所述第一导电层表面设置透明导电薄膜层，用于形成像素电极；及

在所述透明导电薄膜层表面设置第二导电层，用于形成数据线。

其中，“在所述基板表面设置第一导电层，用于形成扫描线”的步骤还包括：在所述第一导电层上形成开关管的控制电极，所述开关管的控制电极与所述扫描线电连接。

其中，“在所述基板表面设置第一导电层，用于形成扫描线”与“在所述第一导电层表面设置透明导电薄膜层，用于形成像素电极”之间还包括步骤：在所述第一导电层表面设置第一绝缘层，在所述第一绝缘层表面设置半导体层。

其中，“在所述第一导电层表面设置第一绝缘层，在所述第一绝缘层表面设置半导体层”的步骤包括：在所述半导体层上形成所述开关管的漏极及源极，所述开关管的漏极通过导通孔与所述透明导电薄膜上的像素电极电连接，所述开关管的源极通过导通孔与所述数据线电连接。

其中，“在所述第一绝缘层表面设置半导体层”的步骤还包括：在所述第一绝缘层上设置非晶硅半导体层，在所述非晶硅半导体层上设置高浓度掺杂的N型导电层。

其中，“在所述第一导电层表面设置透明导电薄膜层，用于形成像素电极”与“在所述透明导电薄膜层表面设置第二导电层，用于形成数据线”之间还包括步骤：将所述开关管的沟道内的高浓度掺杂的N型导电层蚀刻掉。

其中，在所述第二导电层表面设置有第二绝缘层。

其中，所述第一绝缘层及所述第二绝缘层的材料为氮化硅。

其中，所述透明导电薄膜处于悬浮状态而不导电。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，所述阵列基板由包括如权利要求1-9任一所述阵列基板的制作方法制成。

本发明的有益效果是：区别于现有技术的情况，本发明的所述阵列基板制作方法及阵列基板通过在设置有扫描线的第一导电层与设置有数据线的第二导电层之间设置透明导电薄膜层，以减少静电释放的发生，进而防止所述第一导电层与所述第二导电层之间发生短路。

附图说明

图1是现有的阵列基板上的第一导电层与第二导电层重叠的俯视图；

图2是现有的阵列基板上的第一导电层与第二导电层重叠的截面图；

图3是本发明的阵列基板的制作方法的流程图；

图4是本发明的阵列基板上的第一导电层与第二导电层重叠的俯视图；

图5是本发明的阵列基板上的第一导电层与第二导电层重叠的截面图。

具体实施方式

请参阅图3至图5，是本发明的阵列基板的制作方法的流程图及阵列基板的第一导电层与第二导电层重叠的俯视图及截面图。所述阵列基板的制作方法包括：

步骤S1：提供一基板10。

扫描线、数据线、像素电极和开关管是阵列基板中电路的主要元件，而一片干净的、表面平滑的玻璃则作为阵列基板的基底材料。以玻璃为基底，通过在基底上进行镀膜、蚀刻等工艺，从而在基底上形成扫描线、数据线、像素电极和开关管等主要元件。本实施方式中，开关管为薄膜晶体管，开关管的控制电极、输入电极以及输出电极分别对应为薄膜晶体管的栅极、源极以及漏极。

步骤S2：在所述基板10上形成第一导电层20，所述第一导电层20用于形成扫描线21和开关管的控制电极(即薄膜晶体管的栅极)，使两者相互电连接，以在后续制程中通过扫描线向薄膜晶体管的栅极提供扫描信号。

步骤S3：在形成扫描线21和开关管的控制电极后，在扫描线21和开关管的控制电极上形成第一绝缘层30。

在本实施例中，所述第一绝缘层30的材料为氮化硅。

步骤S4：在扫描线21和开关管的控制电极之上形成第一绝缘层30后，在开关管的控制电极对应的第一绝缘层30上形成半导体层40。

具体地，在所述第一绝缘层30上设置非晶硅半导体层，在所述非晶硅半导体层上设置高浓度掺杂的N型导电层。

在第一绝缘层30上形成半导体层40，扫描线和薄膜晶体管的栅极与半导体层40之间通过第一绝缘层30电性绝缘。半导体层40用于形成薄膜晶体管的源极及漏极，并且，在形成过程中，使得薄膜晶体管的源极和漏极分别与半导体层40连接。薄膜晶体管通过半导体层40实现开关的作用。具体地，薄膜晶体管的栅极作为控制电极，当扫描线向薄膜晶体管的栅极提供扫描信号时，半导体层40导通，使薄膜晶体管处于打开状态，作为薄膜晶体管的输入电极的源极和作为输出电极的漏极通过半导体层40电性连接；当薄膜晶体管的栅极没有输入扫描信号时，半导体层40不导通，使薄膜晶体管处于关闭状态，源极和漏极电性绝缘。

步骤S5：在所述半导体层40上设置透明导电薄膜层50，所述透明导电薄膜层50用于形成像素电极。

其中，所述透明导电薄膜层50在形成透明的像素电极时，使像素电极和开关管的输出电极(即薄膜晶体管的漏极)电连接，以在后续制程中通过开关管的输出电极向像素电极输入显示信号。其中，所述透明导电薄膜层50处于悬浮状态而不导电。

步骤S6：在所述透明导电薄膜50上形成第二导电层60，第二导电层60用于形成数据线61，所述数据线61通过导通孔与开关管的输入电极电(即薄膜晶体管的源极)电连接。

具体地，在导通孔所在的区域，形成第二导电层60，第二导电层60用于形成数据线，第二导电层60上的数据线61能通过导通孔与作为开关管的薄膜晶体管的源极电连接，以在后续制程中通过数据线向开关管的源极输入数据信号。

其中，在步骤S5与步骤S6之间还包括步骤：将所述开关管的沟道内的高浓度掺杂的N型导电层蚀刻掉。

步骤S7：在完成第二导电层60后，在第二导电层60上形成第二绝缘层70。

本实施方式中，所述第二绝缘层70的材料为氮化硅，第二绝缘层70可以是钝化层，也可以是其他具有绝缘特性的绝缘层，在此不做具体限制。

经过上述步骤后，所述基板10上已形成了扫描线、数据线(由第二导电层60形成)以及像素电极，而所形成的半导体层40、栅极、源极以及漏极则构成了所述基板10所需的薄膜晶体管。在扫描线向薄膜晶体管的栅极输入扫描信号时，半导体层40导通，使薄膜晶体管打开，数据线通过导通孔向薄膜晶体管的源极输入显示信号，显示信号从漏极输出至像素电极。

所述阵列基板制作方法通过在设置有扫描线的第一导电层与设置有数据线的第二导电层之间设置透明导电薄膜层，以减少静电释放的发生，进而防止所述第一导电层与所述第二导电层之间发生短路。

请继续参阅图4及图5，所述阵列基板包括基板10；设置于基板10上的第一导电层20，用于形成相互电连接的扫描线和开关管的控制电极(即薄膜晶体管的栅极)；设置于扫描线和开关管的控制电极上的第一绝缘层30；设置于第一绝缘层30上的半导体层40，用于形成所述开关管的输入电极及输出电极(即薄膜晶体管的漏极及源极)；设置于所述半导体层40上的透明导电薄膜层50，用于形成透明的像素电极，其中，所述开关管的输出电极(即薄膜晶体管的漏极)与像素电极电连接，输入电极与输出电极之间设置有半导体层40；设置于透明导电薄膜层50上的第二导电层60，用于形成数据线，数据线通过导通孔与开关管的输入电极(即薄膜晶体管的源极)电连接；设置于第二导电层60上的第二绝缘层70。

值得注意的是，为了能够清楚示意本发明阵列基板电路中的主要元件结构分布，图4及图5所示的阵列基板的结构示意图为简略结构图，所述阵列基板的具体结构示意图并不限于本发明。

本实施方式的阵列基板，通过在设置有扫描线的第一导电层与设置有数据线的第二导电层之间设置透明导电薄膜层，以减少静电释放，进而防止所述第一导电层与所述第二导电层之间发生短路。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。