阵列基板、显示面板及显示装置的制作方法

本申请为申请日为2015年4月1日，申请号为201510152790.x，发明名称为：阵列基板、显示面板及显示装置的分案申请。

本发明涉及触控显示技术邻域，更为具体的说，涉及一种阵列基板及包括该阵列基板的显示面板及显示装置。

背景技术：

随着显示技术的发展，液晶显示面板不断得到改善，使得液晶显示面板具有机身薄、省电、无辐射等优点，从而使得液晶显示面板的应用越来越广。阵列基板是液晶显示面板中重要组件之一，其具有集成度高、走线复杂等特点，需要在有限的布线版图内集成各种器件，因此，一种节省布线版图的阵列基板是现今研究人员主要研究项目之一。

技术实现要素：

有鉴于此，本发明实施例提供了一种阵列基板、显示面板及显示装置，通过将施加信号有交叠的两个电极引线设置于不同导电层，进而节省了阵列基板的布线版图，以提高阵列基板的利用率。

为实现上述目的，本发明实施例提供的技术方案如下：

一种阵列基板，包括显示区域及环绕所述显示区域的非显示区域，所述非显示区域包括多条第一电极引线和多条第二电极引线，所述阵列基板的非显示区域包括：

基板；

设置于所述基板表面的第一导电层；

设置于所述第一导电层背离所述基板一侧的栅介质层；

设置于所述栅介质层背离所述基板一侧的第二导电层；

设置于所述第二导电层背离所述基板一侧的隔离层，所述隔离层的厚度大于所述栅介质层的厚度，和/或所述隔离层的介电常数小于所述栅介质层的介电常数；

以及，设置于所述隔离层背离所述基板一侧的第三导电层；

其中，所述第一电极引线设置于所述第一导电层或所述第二导电层，且所述第二电极引线设置于所述第三导电层。

此外，本发明实施例还提供了一种显示面板，包括上述的阵列基板。

最后，本发明实施例还提供了一种显示装置，包括上述的显示面板。

相较于现有技术，本发明实施例提供的技术方案至少具体以下优点：

本发明实施例提供了一种阵列基板、显示面板及显示装置，包括显示区域及环绕所述显示区域的非显示区域，所述非显示区域包括多条第一电极引线和多条第二电极引线，所述阵列基板的非显示区域包括：基板；设置于所述基板表面的第一导电层；设置于所述第一导电层背离所述基板一侧的栅介质层；设置于所述栅介质层背离所述基板一侧的第二导电层；设置于所述第二导电层背离所述基板一侧的隔离层，所述隔离层的厚度大于所述栅介质层的厚度，和/或所述隔离层的介电常数小于所述栅介质层的介电常数；以及，设置于所述隔离层背离所述基板一侧的第三导电层；其中，所述第一电极引线设置于所述第一导电层或所述第二导电层，且所述第二电极引线设置于所述第三导电层。

由上述内容可知，本发明实施例提供的技术方案，由于隔离层的厚度大于栅介质层的厚度，和/或隔离层的介电常数小于栅介质层的介电常数，使得第一电极引线和第二电极引线在被同时施加信号时，改善了位于不同导电层的第一电极引线和第二电极引线之间的干扰现象，而后通过合理的布线，可以大大节省阵列基板的布线版图，进而提高了阵列基板的利用率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种阵列基板的结构示意图；

图2为本申请实施例提供的一种阵列基板的结构示意图；

图3a为图2中沿aa’方向的一种切面图；

图3b为图2中沿aa’方向的另一种切面图；

图4a为本申请实施例提供的一种第一电极引线和第二电极引线的布线图；

图4b为本申请实施例提供的另一种第一电极引线和第二电极引线的布线图；

图5为本申请实施例提供的另一种阵列基板的结构示意图；

图6为本申请实施例提供的又一种阵列基板的结构示意图；

图7为本申请实施例提供的又一种阵列基板的结构示意图；

图8为本申请实施例提供的又一种阵列基板的结构示意图；

图9为本申请实施例提供的又一种阵列基板的结构示意图；

图10为本申请实施例提供的又一种阵列基板的结构示意图；

图11为本申请实施例提供的又一种阵列基板的结构示意图；

图12为本申请实施例提供的又一种阵列基板的结构示意图；

图13为本申请实施例提供的一种阵列基板的触控结构示意图；

图14a为图13中沿bb’方向的一种切面图；

图14b为图13中沿bb’方向的另一种切面图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，由于阵列基板具有集成度高、走线复杂等特点，需要在有限的布线版图内集成各种器件，因此，一种节省布线版图的阵列基板是现今研究人员主要研究项目之一。

具体的，参考图1所示，为现有的一种阵列基板的结构示意图，其中，阵列基板包括显示区域101和环绕所述显示区域的非显示区域102，显示区域101包括多条栅极线101a和多条数据线101b；非显示区域102包括栅极驱动电路区域102a和台阶区域102b；栅极线101a通过位于栅极驱动电路区域102a内的栅极线引线101a’引出，而数据线101b通过位于台阶区域102b内的数据线引线101b’引出，由于相邻数据线引线101b’需要同时施加信号，因此为了避免相邻数据线引线101b’之间信号相互干扰，将相邻数据线引线101b’间的距离拉大，进而增大了阵列基板的布线版图。

基于此，本申请实施例提供了一种阵列基板，通过将被施加信号时段有交叠的两个电极引线设置于不同导电层，并通过合理布线，以节省阵列基板的布线版图，提高阵列基板的利用率。具体结合图2至图14b所示，对本申请实施例提供的阵列基板进行详细的说明。

结合图2、图3a和图3b所示，图2为本申请实施例提供的一种阵列基板的结构示意图，图3a为图2中沿aa’方向的一种切面图，图3b为图2中沿aa’方向的另一种切面图，其中，阵列基板包括：

显示区域10；

及环绕显示区域10的非显示区域20，非显示区域20包括多条第一电极引线20a和多条第二电极引线20b，且第一电极引线20a和第二电极引线20b被施加信号的时段有交叠，阵列基板的非显示区域包括：

基板100；

设置于基板100表面的第一导电层200；

设置于第一导电层200背离基板100一侧的栅介质层300；

设置于栅介质层300背离基板100一侧的第二导电层400；

设置于第二导电层400背离基板100一侧的隔离层500，隔离层的厚度大于栅介质层的厚度，和/或隔离层的介电常数小于栅介质层的介电常数；

以及，设置于隔离层500背离基板100一侧的第三导电层600；

其中，第一电极引线20a设置于第一导电层200或第二导电层400，且第二电极引线20b设置于第三导电层600。

即，参考图3a所示，第一电极引线20a设置于第一导电层200，且第二电极引线20b设置于第三导电层600；

以及，参考图3b所示，第一电极引线20a设置于第二导电层400，且第二电极引线20b设置于第三导电层600。

需要说明的是，上述所述的隔离层的厚度大于栅介质层的厚度，和/或隔离层的介电常数小于栅介质层的介电常数中，包括三种情况，即，第一种为隔离层的厚度大于栅介质层的厚度，且隔离层的介电常数小于栅介质层的介电常数；第二种为在栅介质层和隔离层的厚度相同时，隔离层的介电常数小于栅介质层的介电常数；以及，第三种为在隔离层的介电常数与栅介质层的介电常数相同时，隔离层的厚度大于栅介质层的厚度。本申请实施例优选的隔离层的厚度不小于1.8微米。

对于本申请实施例提供的第一电极引线和第二电极引线可以任意设置，最为优选的，沿阵列基板的透光方向，第一电极引线和第二电极引线之间具有交叠区域。具体的，参考图4a所示，为本申请实施例提供的一种第一电极引线和第二电极引线的布线图，其中，第一电极引线20a和第二电极引线20b之间具有交叠区域，且第一电极引线20a和第二电极引线20b的延伸方向相同。即沿任意一电极引线的延伸方向，一电极引线能够覆盖部分另一电极引线；或者，沿任意一电极引线的延伸方向，一电极引线能够全部覆盖另一电极引线；

此外，参考图4b所示，为本申请实施例提供的另一种第一电极引线和第二电极引线的布线图，其中，第一电极引线20a和第二电极引线20b之间具有交叠区域，且第一电极引线20a和第二电极引线20b的延伸方向之间具有夹角，其中，夹角可以为45度、60度等任意度数，对此不作限制。

需要说明的是，本申请实施例对于第一电极引线和第二电极引线之间的布线结构不作具体限制，需要根据实际的应用进行设计，进而通过合理布线，以缩小阵列基板的布线版图。另外，为了保持第一电极引线和第二电极引线传输信号的一致性，本申请实施例提供的第一电极引线和第二电极引线的电阻相同。

进一步的，参考图5所示，为本申请实施例提供的另一种阵列基板的结构示意图，其中，非显示区域20包括栅极驱动电路区域21和台阶区域22，其中，

位于栅极驱动电路区域21包括多条栅极线引线21a，每一条栅极线21a引线分别与阵列基板的一栅极线10a相连；

且位于台阶区域22包括多条数据线引线22a，每一条数据线引线22a分别与阵列基板的一数据线10b相连；

其中，第一电极引线20a和第二电极引线20b均为栅极线引线或数据线引线。

对于本申请实施例提供的阵列基板，本申请对其类型不作具体限制，其中，对于阵列基板的晶体管可以为底栅型晶体管，也可为顶栅型晶体管，具体结合图6和图7所示，对本申请实施例提供的阵列基板进行详细说明，需要说明的是，图6和图7均以基于图3a或图3b提供的阵列基板为例进行说明。

其中，阵列基板的晶体管可以为底栅型晶体管，参考图6所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板的第一导电层200包括栅极g，第二导电层400包括源漏极(其中，包括源极s和漏极d)，阵列基板包括：

设置于栅介质层300和第二导电层400之间的半导体层700，半导体层700包括有源区a，其中，栅极g、源漏极(源极s和漏极d)和有源区a形成薄膜晶体管。

或者，阵列基板的晶体管可以为顶栅型晶体管，参考图7所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板的第一导电层200包括栅极g，第二导电层400包括源漏极(其中，包括源极s和漏极d)，阵列基板包括：

设置于基板100与第一导电层200之间的半导体层700，半导体层700包括有源区a；以及，设置于半导体层700和第一导电层200之间的栅绝缘层301，其中，栅极g、源漏极(其中，包括源极s和漏极d)和有源区a形成薄膜晶体管。

此外，本申请对于阵列基板的公共电极和像素电极的位置同样不作具体限制，具体结合图8至图12所示，对本申请实施例提供的阵列基板进行详细的描述。

参考图8所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，

阵列基板包括：基板100、第一导电层200、栅介质层300、第二导电层400；

设置于第二导电层400背离基板100一侧的第一绝缘层801；

设置于第一绝缘层801背离基板100一侧的第一电极802；

设置于第一电极802背离基板100一侧的第二绝缘层803；

设置于第二绝缘层803背离基板100一侧的第二电极804；

设置于第二电极804背离基板100一侧的第三绝缘层805；

以及，设置于第三绝缘层805背离基板100一侧的第三导电层600；

其中，隔离层包括第一绝缘层、第二绝缘层和第三绝缘层。

或者，参考图9所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板包括：基板100、第一导电层200、栅介质层300、第二导电层400；

设置于第二导电层400背离基板100一侧的第一绝缘层801；

设置于第一绝缘层801背离基板100一侧的第一电极802；

设置于第一电极802背离基板100一侧的第二绝缘层803；

设置于第二绝缘层803背离基板100一侧的第三导电层600；

设置于第三导电层600背离基板100一侧的第三绝缘层805；

以及，设置于第三绝缘层805背离基板100一侧的第二电极804；

其中，隔离层包括第一绝缘层和第二绝缘层。

或者，参考图10所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板包括：基板100、第一导电层200、栅介质层300、第二导电层400；

设置于第二导电层400背离基板100一侧的第一绝缘层801；

设置于第一绝缘层801背离基板100一侧的第三导电层600；

设置于第三导电层600背离基板100一侧的第二绝缘层803；

设置于第二绝缘层803背离基板100一侧的第一电极802；

设置于第一电极802背离基板100一侧的第三绝缘层805；

以及，设置于第三绝缘层805背离基板100一侧的第二电极804；

其中，隔离层包括第一绝缘层。

或者，参考图11所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板包括：基板100、第一导电层200、栅介质层300、第二导电层400；

设置于第二导电层400背离基板100一侧的第一绝缘层801；

设置于第一绝缘层801背离基板100一侧的驱动电极806，驱动电极806包括第一电极和第二电极；

设置于驱动电极802背离基板100一侧的第二绝缘层803；

以及，设置于驱动电极803背离基板100一侧的第三导电层600；

其中，隔离层包括第一绝缘层和第二绝缘层。

或者，参考图12所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板包括：基板100、第一导电层200、栅介质层300、第二导电层400；

设置于第二导电层400背离基板100一侧的第一绝缘层801；

设置于第一绝缘层801背离基板100一侧的第三导电层600；

设置于第三导电层600背离基板100一侧的第二绝缘层803；

以及，设置于第二绝缘层803背离基板100一侧的驱动电极806，驱动电极806包括第一电极和第二电极；

其中，隔离层包括第一绝缘层。

在上述内容中，本申请实施例可以设置第一电极为公共电极，第二电极为像素电极；或者，第一电极为像素电极，第二电极为公共电极。

进一步的，本申请实施例提供的阵列基板可以为自电容触控阵列基板，参考图13所示，为本申请实施例提供的一种阵列基板的触控结构示意图，其中，阵列基板的公共电极被分割为多个相互独立的触控电极201；

设置于显示区域10的多条触控线202，每一触控线202分别与一触控电极201电性连接；

其中，触控电极201在显示阶段被施加公共电压，且触控电极在触控阶段被施加触控检测信号；

其中，触控线202设置于第三导电层。

可选的，位于非显示区域20，包括：多条触控线引线203，每一触控线引线203分别与一触控线202相连；

其中，参考图14a所示，为图13中沿bb’方向的一种切面图，其中，基于图3a对图14a进行说明，当第一电极引线20a设置于第一导电层200时，触控线引线203设置于第二导电层400，且触控线引线与触控线采用过孔方式电性连接；

或者，参考图14b所示，为图13中沿bb’方向的另一种切面图，其中，基于图3b对图14b进行说明，当第一电极引线20a设置于第二导电层400时，触控线引线203设置于第一导电层200，且触控线引线203与触控线采用过孔方式电性连接。其中，上述的第一电极引线、第二电极引线和触控电极引线均可以交叠，节省引线占用面积，提高了阵列基板的利用率。

此外，本申请实施例还提供了一种显示面板，包括上述任意一实施例提供的阵列基板。

最后，本申请实施例还提供了一种显示装置，包括上述实施例提供的显示面板。

本申请实施例提供了一种阵列基板、显示面板及显示装置，包括显示区域及环绕所述显示区域的非显示区域，所述非显示区域包括多条第一电极引线和多条第二电极引线，且所述第一电极引线和第二电极引线被施加信号的时段有交叠，所述阵列基板的非显示区域包括：基板；设置于所述基板表面的第一导电层；设置于所述第一导电层背离所述基板一侧的栅介质层；设置于所述栅介质层背离所述基板一侧的第二导电层；设置于所述第二导电层背离所述基板一侧的隔离层，所述隔离层的厚度大于所述栅介质层的厚度，和/或所述隔离层的介电常数小于所述栅介质层的介电常数；以及，设置于所述隔离层背离所述基板一侧的第三导电层；其中，所述第一电极引线设置于所述第一导电层或所述第二导电层，且所述第二电极引线设置于所述第三导电层。

由上述内容可知，本申请实施例提供的技术方案，由于隔离层的厚度大于栅介质层的厚度，和/或隔离层的介电常数小于栅介质层的介电常数，使得第一电极引线和第二电极引线在被同时施加信号时，改善了位于不同导电层的第一电极引线和第二电极引线之间的干扰现象，而后通过合理的布线，可以大大节省阵列基板的布线版图，进而提高了阵列基板的利用率。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。