一种IPS显示模组的高阻膜接地结构的制作方法

本实用新型涉及ips显示技术领域，尤其涉及一种ips显示模组的高阻膜接地结构。

背景技术：

行业内ips显示模组的高阻膜接地释放静电的方式主要有以下两种：通过点银浆导地和通过传统导电布贴附导地。通过点银浆导地时，因为点银浆位置小，要求位置精确，需要购买大型设备ccd对位点，并需要购买昂贵原材料银浆，同时增加点银浆工序，增加了设备和人力成本，而且银浆点和cf高阻膜为点到面型接触，容易造成接触点阻抗大，在静电释放过程中容易形成瓶颈，影响cf高阻膜表面静电释放速度。通过传统导电布贴附导地时，因线路区预留位置有限，导电布贴附位置较小，容易造成对位不准确而贴偏，而且导电布容易产生导电毛丝，贴附后容易和边上的ito线路连接形成短路，另外导电布接触面积小，接触阻抗大，在静电释放过程影响cf高阻膜表面静电释放速度，抗静电能力弱。

技术实现要素：

为解决以上问题，本实用新型提供一种ips显示模组的高阻膜接地结构，cf高阻膜上的静电可通过与其贴附接触的导电布直接传导于fpc接地区实现静电释放，同时所述导电布与所述驱动ic接触面设有一绝缘膜层，防止了驱动ic上表面和导电布直接接触造成短路。

本实用新型的技术方案如下：本实用新型提供一种ips显示模组的高阻膜接地结构，包括：一导电布、fpc、驱动ic及液晶面板，所述fpc与所述液晶面板的tft基板连接，所述驱动ic设于所述液晶面板的tft基板上，所述fpc上表面设有接地区，所述液晶面板上表面设有cf高阻膜，所述导电布一端搭接cf高阻膜，另一端搭接fpc的接地区，中间覆盖驱动ic，所述导电布与所述驱动ic的接触面上设有第一绝缘膜层。

进一步的，所述导电布与所述cf高阻膜及fpc接地区搭接一面设有导电胶。

进一步的，所述导电布的另一面设有第二绝缘膜层。

进一步的，所述第一绝缘膜层和所述第二绝缘膜层为贴附的黑胶皮复合膜复合膜或涂覆的绝缘胶。

进一步的，所述fpc的接地区为设置于fpc上表面的露铜。

进一步的，所述导电布厚度为0.02-0.04mm，所述第一绝缘膜层和第二绝缘膜层厚度为0.01-0.03mm。

进一步的，所述驱动ic位于所述cf高阻膜与fpc之间。

采用上述方案，本实用新型提供一种ips显示模组的高阻膜接地结构，导电布一端搭接cf高阻膜，另一端搭接fpc接地区，中间覆盖整个驱动ic，同时所述导电布与所述驱动ic接触面设有一绝缘膜层，防止驱动ic上表面和导电布直接接触造成短路。通过此设计，cf高阻膜上的静电可通过与其贴附接触的导电布直接传导于fpc接地区实现静电释放，可以避开液晶面板的ito线路和acf绑定区，传播途径更直接，整个驱动ic由导电布覆盖，可以屏蔽驱动ic被外界电磁波干扰和外界静电对其表面的击伤。

附图说明

图1为本实用新型ips显示模组的高阻膜接地结构的剖面结构示意图。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

请参阅图1，为本实用新型实施例1中ips显示模组的高阻膜接地结构的示意图，包括：一导电布1、fpc2、驱动ic3及液晶面板4，所述fpc2与所述液晶面板4的tft基板连接，所述驱动ic3设于所述液晶面板4的tft基板上，所述fpc2上表面设有接地区21，所述液晶面板4上表面设有cf高阻膜41，所述驱动ic3位于所述fpc2和cf高阻膜41之间，此设计使得所述导电布1一端搭接cf高阻膜41，另一端搭接fpc的接地区21，中间刚好整个覆盖驱动ic3，屏蔽驱动ic被外界电磁波干扰和外界静电对其表面的击伤。所述导电布1与所述驱动ic3的接触面上设有第一绝缘膜层5，防止驱动ic3的上表面和导电布1直接接触造成短路。所述cf高阻膜41上的静电可通过与其贴附接触的导电布1直接传导于fpc的接地区21，实现静电释放，与现有技术相比，避开了液晶面板的ito线路和acf绑定区，静电传导途径更直接，而整个驱动ic3被导电布1覆盖，可以屏蔽外界电磁波对驱动ic3的干扰，和防止外界静电击伤驱动ic3。

可供选择的，所述导电布1与所述cf高阻膜41及fpc接地区21搭接一面设有导电胶(未标示)，所述导电布1通过导电胶与所述cf高阻膜41及fpc接地区21粘结，所述导电布1的另一面设有第二绝缘膜层(未标示)，所述第一和第二绝缘膜层均为贴附的黑胶皮复合膜或涂覆的绝缘胶，起到绝缘作用。所述接地区21可以为设置于fpc上表面的露铜，与导电布1一端搭接接触，将cf高阻膜41上的静电接地释放。所述导电布1的厚度优选为0.02-0.04mm，更优选为0.03mm，所述第一绝缘膜层和第二绝缘膜层厚度优选为0.01-0.03mm，更优选为0.02mm。

综上所述，本实用新型提供一种ips显示模组的高阻膜接地结构，其通过贴附导电布实现cf高阻膜直接连接fpc接地区接地，与现有技术相比，绕过了tft表面ito线路和绑定区线路，最终快速导出cf高阻膜表面残留的静电，减少cf高阻膜表面静电对显示效果的影响。导电布的使用，可以大面积接触cf高阻膜表面，降低接触阻抗，实现静电快速导地释放，无论对整机esd还是单体esd的性能均有明显提高。本实用新型中的导电布成本低，贴附过程中可使用治具进行贴附，不必使用大型设备，降低成本的同时增加了操作的灵活性。本实用新型的导电布还可以有效屏蔽外界电磁波对驱动ic的干扰和避免外界静电击伤驱动ic表面。

以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。