专利名称：一种用于等离子体处理装置的载片台的制作方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种用于等离子体处理装置的载片台。
背景技术：
半导体工艺件的边缘效应是困扰半导体产业的一个问题。所谓半导体工艺件的边缘效应是指在等离子体处理过程中，由于等离子体受电场控制，而上下两极边缘处的场强会受边缘条件的影响，总有一部分电场线弯曲，而导致电场边缘部分场强不均，进而导致该部分的等离子体浓度不均匀。在该种情况下，生产出的半导体工艺件周围也存在一圈处理不均匀的区域。这一不均匀现象在射频电场频率越高时越明显，在射频频率大于60MHZ甚至大于IOOMhz时这一等离子浓度的不均匀性程度已经很难再用其它装置如位于静电夹盘边缘的聚集环来调控。由于半导体工艺件是圆形的，因此愈外圈面积愈大，边缘部分的各个工艺环节的均一性不佳将导致成品率显著下降。在普遍采用300mm制程的今天，半导体工艺件边缘效应带来的损失更为巨大。因此，业内需要能够简单有效地改善边缘效应，提高制程均一性。
发明内容
针对背景技术中的上述问题，本发明提出了能够改善均一性的用于等离子体处理装置的载片台。本发明第一方面提供一种应用于等离子体处理装置的用于承载基片的载片台，其中，所述基片位于所述载片台上方，其中，所述载片台包括:第一电极，其与具有第一频率的射频电源连接，用于产生等离子体，静电吸盘，其位于所述第一电极上方，其中，所述静电吸盘包括:第一电介质层，其中设置有一个或多个真空空洞；第二电介质层，其位于所述第一电介质层上方，并埋设有用于产生静电吸力的电极。可选地，所述一个或多个真空空洞设置于对应于所述基片中央区域下方的所述第一电介质层中。可选地，所述一个或多个真空空洞分别设置于对应于所述基片中央区域和边缘区域，以及位于所述中央区域和所述边缘区域之间的中间区域的所述第一电介质层中。可选地，所述对应于所述基片中央区域的一个或多个真空空洞和所述对应于所述基片中间区域的一个或多个真空空洞的体积相同。进一步地，所述对应于基片中央区域的一个或多个空洞与所述对应于基片中间区域的一个或多个空洞相连，成为一体。可选地，所 述对应于所述基片中央区域的一个或多个真空空洞的体积大于所述对应于所述基片中间区域的一个或多个真空空洞的体积。
进一步地，所述对应于基片中央区域的一个或多个空洞与所述对应于基片中间区域的一个或多个空洞相连，成为一体。其中，所述第一频率为13M赫兹以上。本发明第二方面还提供一种等离子体处理装置，其中，包括本发明第一方面提供的载片台。其中，所述第一频率为13M赫兹以上。本发明提供的载片台及包括该载片台的等离子体处理装置能够简单有效地改善边缘效应，提高制程均一性。
图1是本发明的优选实施例的真空处理装置的载片台结构示意图；图2是本发明对基片进行区域划分的示意图；图3是本发明的第一具体实施例的真空处理装置的载片台结构示意图；图4是本发明的第二具体实施例的真空处理装置的载片台结构示意图；图5是本发明发明效果示意图。
具体实施例方式以下结合附图，对本发明的具体实施方式
进行说明。本发明通过在真 空处理装置的位于下电极和基片之间的电介质中设置一个或多个空洞，来改变所述下电极和基片下表面之间等效电容的介电常数，从而进一步改变所述等效电容的大小，以实现对基片的制程均一性进行优化。图1是本发明一个具体实施例的真空处理装置的载片台结构示意图。在下文将描述的具体实施例中，所述真空处理装置特别地为刻蚀机台。如图1所示，本发明提供了一种应用于等离子体处理装置I的用于承载基片W的载片台1，其中，所述基片W位于所述载片台I上方。其中，所述载片台I包括:第一电极13，所述第一电极13与具有第一频率f的射频电源15连接。需要说明的是，在刻蚀机台腔室上部分还包括一个与所述第一电极13平行的第二电极(未示出)，两者结合起来用于产生制程用的等离子体，以对所述基片W进行刻蚀处理。其中，所述第一电极13是由电导体材料制程，特别地，可由金属铝制成。静电吸盘，其位于所述第一电极13上方，其中，包括:第一电介质层14，其中设置有一个或多个真空空洞。本发明对上述一个或多个真空空洞根据不同的工艺需要有不同的配置方式，在下文中将进行具体讲述。第二电介质层11，其位于所述第一电介质层14上方，并埋设有电极12。所述电极12是一层电极膜，其连接于直流电源(未示出)，用于产生对基片W的静电吸力。为了更加简明方便地说明本发明的发明机制，需要对基片进行区域划分。需要说明的是，下文中对基片进行的区域划分并不是实际存在的，而是为了方便说明本发明而对基片进行的虚拟划分，并不能用以限定本发明。图2是本发明对基片进行区域划分的示意图。如图2所示，其示出了一个水平放置的基片的俯视图，所述基片为圆盘形的，以圆盘形的基片的圆心为起点，将位于中央区域的圆形部分设定为基片的中央区域C’，位于所述中央区域C’外围的圆环形区域设定为基片的中间区域M’，位于所述中间区域Μ’外围的圆环区域设定为基片的边缘区域Ε’。结合附图1，在静电吸盘中的第一电介质层14中，对应于所述基片W的中央区域C’的区域即为中央区域C，对应于所述基片W的中间区域Μ，的区域即为中间区域Μ，对应于基片W的边缘区域Ε’的区域即为边缘区域Ε。其中，所述中间区域M位于所述中央区域C和边缘区域E之间。由于上述区域的划分不是实际存在的，所以，根据工艺需要，可对上述区域的划分进行任意调整，例如，可将刻蚀率降低到某一程度的基片区域所对应的区域划分为边缘区域，而并非一定要按照数字范围进行划分。本发明的原始思路是通过改变腔体与上电极之间寄生电容来改变半导体工艺件边缘电场密度，半导体工艺件边缘效应得到改善。也就是说通过调节等离子体边缘与腔体之间的寄生电容可以使半导体工艺件边缘的电场重新分布。一般来说，影响这个寄生电容值的因素有三个，即上电极边缘与腔体的相对面积、上电极边缘与腔体之间的距离，以及等离子体边缘与腔体形成空间的等效介电常数。等离子处理腔室一旦制成，很明显，其上电极边缘与腔体的相对面积和它们之间的距离是固定的，而寄生电容与电场分布的关系比较复杂，不同的射频能量输入也会影响这一关系，以及考虑到工艺上的可行性，预先计算并制造出具有适当大小寄生电容的真空反应室是很困难的。因此，唯一有可能改变的就是等离子体与腔体相对空间的等效介电常数，也就是上文所述的第一介电质层的等效介电常数。本发明基于这样的考虑，对该空间的等效介电常数进行调节来取得一个合适的寄生电容，使得电场重新分布，进而使半导体工艺件等离子体处理效果均一。如图1所示，在本发明一个优选实施例中，所述一个或多个真空空洞设置于对应于所述基片W中央区域下方的所述第一电介质层14中，S卩，如图示的第一空洞Hl I。将第一电极13和基片W按照中央区域C、中间区域M和边缘区域E分别看做三个等效电容Cc、Cm、Ce，其中的第一电介质层14即充当了该等效电容其中的介质，因此，根据电容公式:
C= eS/4 Jikd,其中，ε为介电常数，d为距离。由此，由于在本实施例中，由于将空洞Hll设置于容易产生刻蚀速率较高的中央区域下方的第一电介质层的中央区域C中，使得中央区域C中的电介质较其外围的中间区域M和边缘区域E的电介质少，S卩，中央区域C的等效电容Ce的介电常数降低，进而使得所述等效电容Ce降低，从而进一步地使得连接于第一电极13上的射频源15能够到达基片中央区域C的减少，由此使得基片中央区域单位时间产生的等离子数量减少，从而使得产生的等离子和基片之间的相互作用活跃度降低，最终降低所述基片中央区域的刻蚀速率，以实现对基片的制程均一性进行优化。其中，所述一个或多个真空空洞也可以分别设置于对应于所述基片中央区域和边缘区域，以及位于所述中央区域和所述边缘区域之间的中间区域的所述第一电介质层中。可选地，所述设置于对应于所述基片中央区域的一个或多个真空空洞和所述设置于对应于所述基片中间区域的一个或多个真空空洞的体积相同。参照图3，，在本实施例中，H21的体积等于H22的体积，则由此可以降低基片W中央区域C’和中间区域M’的刻蚀速率，使得基片W边缘区域E的刻蚀速率变相得到补偿，改善了基片W的边缘效应。其中，所述对应于基片中央区域的一个或多个空洞H21与所述对应于基片中间区域的一个或多个空洞H22相连，成为一体。
可选地，所述设置于对应于所述基片中央区域的一个或多个真空空洞的体积大于所述设置于对应于所述基片中间区域的一个或多个真空空洞的体积。如图4所示，在本实施例中，H31的体积大于H32的体积，则由此可以对硅片W的刻蚀速率分别按照中央区域C’、中间M’和边缘区域E’进行逐步调整。具体地，由于位于中央区域C中的真空空洞H31的体积最大，则对应于硅片W的中央区域C’的刻蚀速率被降低得最多。其次，由于位于中间区域M的真空空洞H32的体积小于所述真空空洞H31，则对应于硅片W的中间区域M’的刻蚀速率也得到了降低，但其必降低幅度低于对应于硅片W的中央区域C’的刻蚀速率。再次，由于在本实施例中对应于硅片W的边缘区域E’的边缘区域E并没有设置任何真空空洞，其刻蚀速率没有进行任何调整。因此，上述控制使得对应于硅片W中央区域C’的刻蚀速率最低，对应于硅片W的中间区域M’的刻蚀速率稍高于所述对应于硅片W中央区域C’的刻蚀速率，而对应于硅片W的边缘区域E’的刻蚀速率最高。由此对边缘效应进行了补偿，进一步优化了制程均一性。所述对应于基片中央区域的一个或多个空洞H31与所述对应于基片中间区域的一个或多个空洞H32相连，成为一体。需要说明的是，本领域技术人员可以理解，本发明对上述实施例还包括若干变化例，例如，可在基片中央区域、中间区域、边缘区域相对应的区域都设置一个或多个空洞，只要实现中央区域的刻蚀速率最低，中间区域其次，边缘区域最高就可以对刻蚀边缘效应进行补偿，从而实现发明目的。进一步地，所述第一频率f为13M赫兹以上，优选的为60Mhz以上，甚至IOOMhz。进一步地，所述第一电介质层为圆柱形的。其中， 本发明所应用的电介质材料可选自石英(Quarz),陶瓷(Ceramic),聚四氟乙烯(Tefflon)等。其中，所述石英的介电常数为3.58，聚四氟乙烯的介电常数为2.55，陶瓷的介电常数为3。本发明还提供了一种等离子体处理装置，其特征在于，包括前述的载片台。进一步地，所述第一频率为13M赫兹以上，优选的为60Mhz以上，甚至IOOMhz。进一步地，所述第一电介质层为圆柱形的。参照图5，其以基片的圆心为原点，以基片的直径为横轴，以刻蚀速率为Y轴确定了一个坐标轴。其中，SI是应用现有技术的载片台得到的基片的刻蚀速率曲线，可见，其在圆心周围的中央区域刻蚀速率较高，而在其中间区域刻蚀速率有所降低，在其边缘区域的刻蚀速率最低，其必然存在均一性的缺陷。S2和S3对应于应用了本发明提供的载片台得到的基片的刻蚀速率曲线。其中，S2仅对应于基片中央区域实施本发明，可见其中央区域的刻蚀速率得到显著降低。S3则是对基片中央区域和中间区域都实施本发明，其中央区域和中间区域的刻蚀速率都得到了降低。由此说明了本发明的优越性，本发明能够快速有效低功耗地改善边缘效应，实现制程均一化。尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
权利要求
1.一种应用于等离子体处理装置的用于承载基片的载片台，其中，所述基片位于所述载片台上方，其特征在于，所述载片台包括: 第一电极，其与具有第一频率的射频电源连接，用于产生等离子体， 静电吸盘，其位于所述第一电极上方，其中，所述静电吸盘包括: 第一电介质层，其中设置有一个或多个真空空洞； 第二电介质层，其位于所述第一电介质层上方，并埋设有用于产生静电吸力的电极。
2.根据权利要求1所述的载片台，其特征在于，所述一个或多个真空空洞设置于对应于所述基片中央区域下方的所述第一电介质层中。
3.根据权利要求1所述的载片台，其特征在于，所述一个或多个真空空洞分别设置于对应于所述基片中央区域和边缘区域，以及位于所述中央区域和所述边缘区域之间的中间区域的所述第一电介质层中。
4.根据权利要求3所述的载片台，其特征在于，所述对应于所述基片中央区域的一个或多个真空空洞和所述对应于所述基片中间区域的一个或多个真空空洞的体积相同。
5.根据权利要求4所述的载片台，其特征在于，所述对应于基片中央区域的一个或多个空洞与所述对应于基片中间区域的一个或多个空洞相连，成为一体。
6.根据权利要求3所述的载片台，其特征在于，所述对应于所述基片中央区域的一个或多个真空空洞的体积大于所述对应于所述基片中间区域的一个或多个真空空洞的体积。
7.根据权利要求6所述的载片台，其特征在于，所述对应于基片中央区域的一个或多个空洞与所述对应于基 片中间区域的一个或多个空洞相连，成为一体。
8.根据权利要求1至7任一项所述的载片台，其特征在于，所述第一频率为13M赫兹以上。
9.一种等离子体处理装置，其特征在于，包括权利要求1至7任一项所述的载片台。
10.根据权利要求9所述的等离子体处理装置，其特征在于，所述第一频率为13M赫兹以上。
全文摘要
本发明提供了一种用于承载基片的载片台以及包括该载片台的等离子体处理装置，其中，所述基片位于所述载片台上方。所述载片台包括第一电极，其与具有第一频率的射频电源连接，用于产生等离子体，静电吸盘，其位于所述第一电极上方，其中，所述静电吸盘包括第一电介质层，其中设置有一个或多个真空空洞；第二电介质层，其位于所述第一电介质层上方，并埋设有用于产生静电吸力的电极。本发明能够改善边缘效应，提高制程均一性。
文档编号H01J37/20GK103227088SQ20121002195
公开日2013年7月31日 申请日期2012年1月31日 优先权日2012年1月31日
发明者陶铮, 凯文·佩尔斯, 松尾裕史, 曹雪操 申请人:中微半导体设备(上海)有限公司