专利名称：薄膜晶体管阵列及其制造方法
技术领域：
本发明是有关于液晶显示技术，且特别是有关于一种薄膜晶体管阵列及 其制造方法。
背景技术：
对液晶显示器而言，像素开口率的大小会直接影响到背光源的利用率， 亦会影响显示器的显示亮度，而影响像素开口率大小的主要因素之一，就是 显示面板中挡墙的面积。因此，为了提升像素开口率，相关厂商莫不努力研
发各种技术，例如彩色滤光层在薄膜晶体管阵列上(CoIor Filter On Array, COA)、高开口率(Ultra High Aperture, UHA)与喷墨列印彩色滤光层在薄膜晶 体管阵列上(Ink-Jet Printing-Color Filter On Array, IJP-COA)，来减少挡墙的面 积。
对于UP-COA技术而言，像素区与贯穿孔之间是藉由具有相同坡度的挡 墙侧壁来区隔。然而，具有相同坡度的挡墙侧壁会造成色阻溢流(overflow)出 像素区，造成成品率上的问题，更使得透明电极覆盖于贯穿孔时，产生断线 的问题。
发明内容
本发明的一技术态样为一种薄膜晶体管阵列，其挡墙能够提供至少两种 不同坡度的侧壁，以适应贯穿孔与像素区不同的需要。
根据本发明的一实施方式， 一种薄膜晶体管阵列包含基板、薄膜晶体管、 第一挡墙、透明电极与色阻。薄膜晶体管位于基板上。第一挡墙位于基板上， 并在基板上至少区隔出第一贯穿孔与像素区，其中第一贯穿孔暴露出薄膜晶体管的漏极。上述的第一挡墙包含面向第一贯穿孔的第一侧壁与面向像素区 的第二侧壁，其中第一侧壁的坡度较第二侧壁的坡度缓。透明电极通过第一 贯穿孔，电性连接薄膜晶体管的漏极。色阻填充于像素区中。
本发明的另一技术态样为上述薄膜晶体管阵列的制造方法。 根据本发明的另一实施方式， 一种薄膜晶体管阵列的制造方法包含下列 步骤
(1) 在基板上形成至少一薄膜晶体管。
(2) 形成挡墙，覆盖薄膜晶体管与基板。
(3) 以掩膜图案化挡墙，使得挡墙区隔出贯穿孔与像素区。
(4) 在图案化挡墙时，以水平方向相对移动掩膜与基板，使得贯穿孔的侧 壁坡度较像素区的侧壁坡度缓。
根据本发明的再一实施方式， 一种薄膜晶体管阵列的制造方法包含下列 步骤
(1) 在基板上形成至少一薄膜晶体管。
(2) 形成挡墙，覆盖薄膜晶体管与基板。
(3) 以灰阶掩膜(Gray-Tone Mask, GTM)或半透掩膜(Half-Tone Mask, HTM)图案化挡墙，使得挡墙区隔出贯穿孔与像素区，其中贯穿孔的侧壁坡 度较像素区的侧壁坡度缓。
本发明的实施例提供的薄膜晶体管阵列及其制造方法中的挡墙能够提供 至少两种不同坡度的侧壁，以适应贯穿孔与像素区不同的需要。较佳地，贯 穿孔的侧壁坡度较像素区的侧壁坡度缓为范例，以使得色阻不溢流(overflow) 出而改善成品率上的问题，更使得透明电极覆盖于贯穿孔时，不易产生断线 的问题。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1至图6绘示依照本发明一实施方式的薄膜晶体管阵列的制造流程剖
面图7绘示图2的挡墙的放大示意图8A至图8B绘示依照本发明一实施方式的图案化步骤的示意图； 图9A至9C绘示依照本发明另一实施方式的图案化步骤的示意图； 图IOA至IOB绘示依照本发明再一实施方式的图案化步骤的示意图； 图IIA至图IIB绘示依照本发明又一实施方式的图案化步骤的示意图； 图12A至图12F绘示依照本发明实施方式的半透掩膜图案区的俯视图。
附图标号
跳基板430:完全遮光区
112:漏极432:交界处
115:电容e"角度
117:下电极e2:角度
11S:介电层C:角落
119:上电极C':角落
120:挡墙D:顶点
121:第~^挡墙A:完全透光区
122:第一侧壁A210:完全透光区
123:基底A22():完全透光区
124:第二侧壁A23Q:完全透光区
125:第一挡墙B:完全遮光区
126:第一侧壁B210:完全遮光区128:第二侧壁B22():完全遮光区
1 SO-第一贯穿孔B23():完全遮光区
DS:第二贯穿孔B': 完全遮光区
140:像素区B，2)。完全遮光区
150:色阻B，22(3:完全遮光区
跳第一保护层B，23Q:完全遮光区
165:第二保护层AB21Q:交界处
170:光刻胶AB22Q:交界处
180:透明电极AB23Q:交界处
200:掩膜AB'21Q:交界
210:图案AB，220:交界
220:图案AB'23Q:交界
230:图案O210:端点
300:灰阶掩膜O220:端点
310:灰阶掩膜图案区O230:端点
312:边界P2io:端点
313:第一灰阶掩膜图案区D々山^ 匕220: 顿品
314:交界处P230:端点
315:第二灰阶掩膜图案区x1:第一阶梯
316:交界处x2:第二阶梯
320:完全透光区X3:第三阶梯
330:完全遮光区xls:起始线
332:交界处x2s:起始线
400:半透掩膜x3s:起始线
410:半透掩膜图案区zle:终点线
412:边界z2e:终点线414:交界处 Z3e:终点线
420:完全透光区
具体实施例方式
图1至图6绘示依照本发明一实施方式的薄膜晶体管阵列的制造流程剖 面图。应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外， 均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。
参照图1，制造者可先在基板100上形成至少一薄膜晶体管110与电容 115的下电极117与介电层118。接着，制造者可视情况需要在基板IOO上全 面形成第一保护层160，以保护薄膜晶体管110不受后续制造工艺影响。应了 解到，此第一保护层160并非必要元件，本发明所属技术领域具有通常知识 者，应视实际需要，弹性选择是否形成第一保护层160。
接着，制造者可在基板100上形成挡墙120，以覆盖薄膜晶体管110、电 容115的介电层118与基板100，其中挡墙120的材质可依需求不同，而选择 性具有疏墨(或称为疏水或亲油)特性的有机或无机材料，且亦可为导体或非导 体材料。
参照图2，接着制造者可以掩膜图案化挡墙120，以在挡墙120上形成第 一贯穿孔130、第二贯穿孔135与像素区140。也就是说，在图案化挡墙120 后，基板100上将形成至少一第一挡墙121与至少一第二挡墙125，其中第一 挡墙121区隔出第一贯穿孔130与像素区140，而第二挡墙125则区隔出像素 区140与第二贯穿孔135。
有鉴于贯穿孔与像素区所需要的侧壁坡度不同，因此在此步骤中，制造 者可控制贯穿孔与像素区的曝光量，使得贯穿孔的侧壁坡度较像素区的侧壁 坡度缓。举图2的第一挡墙121为例，第一挡墙121包含面向第一贯穿孔130 的第一侧壁122与面向像素区140的第二侧壁124，其中第一侧壁122的坡度 较第二侧壁124的坡度缓。同样地，对于第二挡墙125而言，第二挡墙125亦包含面向第二贯穿孔135的第一侧壁126与面向像素区140的第二侧壁128， 其中第一侧壁126的坡度亦较第二侧壁128的坡度缓。
详细而言，第一挡墙121以及第二挡墙125的坡度为将侧壁于基底123 的角落与侧壁顶点连成一直线，此直线与基底123的水平线之间的夹角。举 图7所绘示的第一挡墙121为例，将侧壁于基底123的角落C、 C'与侧壁顶 点D连成一直线CD及C'D，利用此直线与基底123的水平线之间的夹角如 图中所标示的角度e及82，即可判断第一侧壁122的坡度与第二侧壁124 的坡度差异，若角度9<角度0 2，则第一侧壁122其坡度较第二侧壁124缓； 另外，另可直接计算直线CD及直线C'D的斜率来判断其坡度缓或陡的情形。
以下将以图8A至图12为例，以具体说明如何控制贯穿孔与像素区的曝 光量，使得贯穿孔的侧壁坡度较像素区的侧壁坡度缓。应了解到，在本发明 各实施方式中，挡墙的材质可为负型光刻胶、正型光刻胶或其他感光性材料， 亦可为各种有机、无机、导体或非导体材料，本发明不以此为限。以下以负 型光刻胶为例，以具体说明本发明的实施方式。
请参照第8A至8B图。在图案化挡墙时，制造者可以水平方向相对移动 掩膜200与基板100，在此所谓的相对移动可为固定掩膜200的位置，并移动 基板100;或者为固定基板IOO的位置，并移动掩膜200，亦或是两者分别相 对移动。本发明所属技术领域具有通常知识者，应视实际需要，弹性选择本 步骤的实施方式，而掩膜200包含有图案210、 220及230，其中各包含有完 全透光区A、完全遮光区B及B'，而B'区成一矩形，A区为环绕B'区的矩形 环，B区为环绕A区的矩形环，而图案210、 220及230不同在于图案210 的A区其凸出图案210的B'区的面积大于图案220的A区其凸出图案220的 B，区的面积，且图案220的A区其凸出图案220的B'区的面积大于图案230 的A区其凸出图案230的B'区的面积，举例而言图案210的A区其在A 区B区交界处，例如端点021。距离B，，区在A別区B，2)。区交接处，例如距 02K)的水平端点P21o的距离较其在图案220大，且图案220的A22Q区其在A220区B，区交界处，例如端点022。距离B，22。区在A22G区B，22Q区交接处，例如
022。的水平端点端点P，的距离较其在图案230大，另外，图案230其B，230 区的面积较图案220的B，22Q区的面积大，且图案220其B，22。区的面积较图案 210的B'，区的面积大。
请参照第8A及8B图，掩膜200其上不同曝光量A、 B及B'的图案210、 220及230对应第一挡墙121的水平移动曝光方法，以本实施方式第8A图经 曝光后光刻胶产生三层阶梯形状为例掩膜200及基板100为上下平行配置， 其中掩膜200在基板100的上方，以本实施方式而言，曝光光源配置于掩膜 200上方(图未示)，且基板100上包含有第一挡墙121，接下来，先以掩膜200 的图案210对第一挡墙121曝光，图案210中沿着A，区及B'，区的交界 AB'2,。其对基板IOO方向的投影量对应第一挡墙121的第一阶梯X,预定处的 起始线Xls，图案210中沿着A21。区及B21。区的交界处AB21Q的投影量对应第 一挡墙121的第一阶梯X,预定处之终点线Z,e后，进行第一次曝光制造工艺； 接下来，以一速率水平移动掩膜200，至图案220沿着其A22。区及B，22。区的 交界AB'22Q投影量对应第一挡墙121的第二阶梯X2预定处的起始线X2s，图 案220中沿着A22Q区及B22Q区的交界处AB22o的投影量对应第一挡墙121的第 二阶梯X2预定处的终点线Z2e，然后进行第二次曝光制造工艺；接下来，以 一速率继续水平移动掩膜200，至图案230的沿着其A23Q区及B'23Q区之交界 AB，23。投影量对应第一挡墙121的第三阶梯X3预定处之起始线X3s，图案230
中沿着A23Q区及B23Q区的交界处AB23。的投影量对应第一挡墙121的第三阶梯 X3预定处的终点线Z3e，然后进行第三次曝光制造工艺，接下来再进行显影制 造工艺，以本发明负型光刻胶为例，当负型光刻胶受到曝光时，会因为产生
交联现象(cross-link)而不与后续制造工艺的显影液作用而保留下来，但若未受 到曝光时，则无法产生交联现象而和显影液作用而消失，所以显影制造工艺 后就得到如图8A的图案，其中第一挡墙121的第一侧壁122因受到不同程度 曝光量影响，所以在显影制造工艺后有部分光刻胶被显影液洗掉而呈现阶梯状，但第一挡墙121的第二侧壁124以及像素区140因在整个曝光制造工艺 中皆对应到完全遮光区掩膜B区，所以并未受到曝光作用而完全被显影液洗 去，所以像素区140光刻胶无法被保留下来，接着，再进行硬烤(baking)制造 工艺，使得光刻胶经过硬烤过程中产生回流(reflow)现象，而完成如图8B 的第一侧壁122及第二侧壁124;值得注意的是，本发明的第二阶梯预定处的
终点线Z2e及第三阶梯预定处的终点线Z3e其对基板100的投影量皆会落在第 一阶梯预定处的终点线Z!e上，不过本发明并不以此为限，在其他实施例中， 可依照需求不同而有不同的设计，例如线段Z,e、 Z2e及Z3e并全部非重迭在一 起，或是光刻胶显影后，其图案呈现不只三层阶梯状或是少于三层阶梯。
由以上制造工艺，可使得贯穿孔130的侧壁坡度122较像素区140的侧 壁坡度124缓。且本实施例亦可将图案210、 220及230采用三个各别的掩膜 210、 220及230，且亦可依照需求不同而采用其他形状的图案，例如多边形、 圆形或不规则图案等，本发明不以此为限。
掩膜200与基板100的水平相对移动速率当视实际需要而定。对本实施 方式而言，水平相对移动掩膜200与基板100的速率可为50 mm/sec至300 mm/sec。应了解到。以上制造工艺参数仅为例示，并非用以限制本发明，本 发明所属技术领域具有通常知识者，应视实际需要弹性选择之。
由于制造者在曝光时会水平相对移动掩膜200与基板100，因此定义挡墙 的图案将依序变化如图案210、图案220与图案230所示。如此一来，曝光后 的挡墙将能够提供两种不同坡度的侧壁。举第一挡墙121为例，在曝光后， 第一挡墙121的第一侧壁122的坡度将较其第二侧壁124的坡度缓，详细而 言，以本发明负型光刻胶为例，当负型光刻胶受到曝光时，会因为产生交联 现象(cross-link)而不与后续制造工艺的显影液作用而保留下来，但若未受到曝 光时，则无法产生交联现象而和显影液作用而消失，如此一来，曝光后的挡 墙将能够提供两种不同坡度的侧壁。举第一挡墙121为例，在曝光制造工艺 后，第一挡墙121的第一侧壁122因为受到不同程度的曝光量A及B'的影响，所以部分负型光刻胶未产生交联作用而被显影液洗掉，而第一挡墙121的第
二侧壁124接受到单一曝光量B的影响，负型光刻胶并未受到曝光，所以未 产生交联作用而全部被显影液洗掉，所以得到第一挡墙121的第一侧壁122 的坡度将较其第二侧壁124的坡度缓的现象。
此外，制造者亦可视情况需要在掩膜上设置至少一灰阶掩膜图案，以进 一步调控挡墙的两侧壁的曝光量，例如图8A的掩膜完全透光区A区，可选 择性采用灰阶掩膜(Gray-Tone Mask， GTM)或半透掩膜(Half-Tone Mask, HTM)。举图9A至图9C为例，对于第一挡墙121而言，制造者可在掩膜图 案中设置至少一灰阶掩膜图案区310。如此一来，在曝光显影后，因为第一挡 墙121受到不同程度曝光量的影响，第一挡墙121的第一侧壁122的坡度将 较其第二侧壁124的坡度缓。
应了解到，图9A为范例式地绘示掩膜在实际曝光时与基板的立体图。在 其余各实施方式中，掩膜与基板将分别以俯视图与侧视图的方式呈现(如图 8A、图9B、图IOA与图IIA所绘示)，以清楚表示掩膜与基板的相对位置。
以经曝光后光刻胶产生两层阶梯形状为例图9B的灰阶掩膜300可包含 灰阶掩膜图案区310、完全透光区320与完全遮光区330依序排列。上述的灰 阶掩膜图案区310的透光率可为例如10%至80%，或较佳为30%至50%， 完全透光区320的透光率可为例如100%，而完全遮光区330的透光率则可为 例如0%。在曝光前，先将灰阶掩膜图案区310的边界312其对基板100方向 的投影量对应第一挡墙121的第一阶梯X,预定处的起始线Xls，灰阶掩膜图 案区310与完全透光区320的交界处316的投影量对应第一挡墙121的第二 阶梯X2预定处的起始线X2s，并将完全遮光区330与完全透光区320的交界 处332的投影量对应第一挡墙121的第一阶梯X,与第二阶梯X2预定处的终 止线Z^与Z2e，然后进行曝光制造工艺。
由于灰阶掩膜图案区310在曝光制造工艺中对应第一挡墙121之第一侧 壁122(或者说，贯穿孔的侧壁)，因此在显影制造工艺后，第一挡墙121的第一侧壁122将仅有部分光刻胶被显影液洗掉而不会全部被洗掉。但第一挡墙
121的第二侧壁124以及像素区140因在整个曝光制造工艺中皆对应到完全遮 光区330，所以并未受到曝光作用而完全被显影液洗去，所以像素区140光刻 胶无法被保留下来，接着，再进行硬烤(baking)制造工艺，使得光刻胶经过硬 烤过程中产生回流(reflow)现象，而完成如图9C的第一侧壁122及第二侧 壁124。
除了两层阶梯外，经曝光后光刻胶亦可产生三层阶梯。举图IOA与图10B 为例，图10A的灰阶掩膜300可包含第一灰阶掩膜图案区313、第二灰阶掩 膜图案区315、完全透光区320与完全遮光区330依序排列。上述的第一灰阶 掩膜图案区313的透光率可为例如10%至40%，较佳为25%至35%，第二 灰阶掩膜图案区315的透光率可为例如40%至80，较佳为50%至70%，完 全透光区320的透光率可为例如100%，而完全遮光区330的透光率则可为例 如0%。在曝光前，先将第一灰阶掩膜图案区313的边界312其对基板IOO方 向的投影量对应第一挡墙121的第一阶梯X,预定处的起始线Xls，第一灰阶 掩膜图案区313与第二灰阶掩膜图案区315的交界处314的投影量对应第一 挡墙121的第二阶梯X2预定处之起始线X2s，第二灰阶掩膜图案区315与完 全透光区320的交界处316的投影量对应第一挡墙121的第三阶梯X3预定处 的起始线X3s，完全遮光区330与完全透光区320的交界处332的投影量对应 第一挡墙121的第一阶梯X!、第二阶梯X2与第三阶梯X3预定处的终止线Zle、
Z^与Z3e，然后进行曝光制造工艺。
由于第一灰阶掩膜图案区313与第二灰阶掩膜图案区315在曝光制造工 艺中依序对应第一挡墙121的第一侧壁122(或者说，贯穿孔的侧壁)，第一挡 墙121的第一侧壁122将受到不同程度曝光量影响，所以在显影制造工艺后 有部分光刻胶被显影液洗掉而呈现阶梯状，但第一挡墙121的第二侧壁124 以及像素区140因在整个曝光制造工艺中皆对应到完全遮光区330，所以并未 受到曝光作用而完全被显影液洗去，所以像素区140光刻胶无法被保留下来，接着，再进行硬烤(baking)制造工艺，使得光刻胶经过硬烤过程中产生回流 (reflow)现象，而完成如图10B的第一侧壁122及第二侧壁124。
此外，还有其他设计可以控制曝光强度，进而使得在同一制造工艺中， 即可达成挡墙的两侧壁坡度不同的功效，在本发明其他实施方式中，制造者 亦可以半透掩膜(Half-Tone Mask， HTM)来曝光挡墙，同样可以让第一挡墙121 的第一侧壁122的坡度较其第二侧壁124的坡度缓，也就是贯穿孔的侧壁坡 度较像素区的侧壁坡度缓。
以经曝光后光刻胶产生两层阶梯形状为例图11A的半透掩膜400可包 含半透掩膜图案区410、完全透光区420与完全遮光区430依序排列。上述的 半透掩膜图案区410的透光率可依实际需要而定，完全透光区420的透光率 可为例如100%，而完全遮光区430的透光率则可为例如0%。在曝光前，先 将半透掩膜图案区410的边界412其对基板100方向的投影量对应第一挡墙 121的第一阶梯X,预定处的起始线Xls，半透掩膜图案区410与完全透光区 420的交界处414的投影量对应第一挡墙121的第二阶梯X2预定处之起始线 X2s，并将完全遮光区430与完全透光区420的交界处432的投影量对应第一 挡墙121的第一阶梯X!与第二阶梯X2预定处之终止线Zk与Z2e，然后进行 曝光制造工艺。
同样地，由于半透掩膜图案区410在曝光制造工艺中对应第一挡墙121 的第一侧壁122(或者说，贯穿孔的侧壁)，因此在显影制造工艺后，第一挡墙 121的第一侧壁122将仅有部分光刻胶被显影液洗掉而不会全部被洗掉。但第 一挡墙121的第二侧壁124以及像素区140因在整个曝光制造工艺中皆对应 到完全遮光区430，所以并未受到曝光作用而完全被显影液洗去，所以像素区 140光刻胶无法被保留下来，接着，再进行硬烤(baking)制造工艺，使得光刻 胶经过硬烤过程中产生回流(reflow)现象，而完成如图11B的第一侧壁122 及第二恻壁124。
上述的半透掩膜图案区410的设计可依实际需要而定。举例来说，半透掩膜图案区410可为点状或密集状排列设计(dot/mashtype)，如图12A及图12B 所绘示，其中网点所标示的区域为遮光区(透光率为0%)，而白色区域为穿透 区(透光率为100%)。当然，半透掩膜图案区410亦可为栅状或线条状排列设 计(slit/linetype)，如图12C、图12D、图12E及图12F所绘示，其中网点所标 示的区域为遮光区(透光率为0%)，而白色区域为穿透区(透光率为100%)。 上述的挡墙的材质可为含有黑色颜料或其他有机颜料的感光性树脂，其
中黑色颜料例如可为碳黑、钛黑、黑铅、金属氧化物、氧化铁或氧化钛。
至于其他与图案化挡墙相关的制造工艺参数当视感光性树脂的组成而异。对
本实施方式而言，图案化挡墙的曝光量可为30 mJ/cm2至1000 mJ/cm2或30 mJ/cm2至100 mJ/cm2，照度可为20 mW/cm2至60 mW/cm2，而曝光时间则 为0.5 sec至50 sec。应了解到，以上制造工艺参数仅为例示，且挡墙的材质 亦可为导体材质或非导体材质，例如导体材质可为铜、钼等而非导体材质 可为树脂材质，并非用以限制本发明，本发明所属技术领域具有通常知识者， 应视实际需要弹性选择之。
回到图3，在图案化挡墙120后，制造者可在像素区140中喷墨列印(Ink-Jet Printing, IJP)至少一色阻150。也就是说，在此步骤后，色阻150将填充于像 素区140中，提供所需的滤光功能。
参照图4，接着制造者可在基板IOO上形成一第二保护层165。此第二保 护层165可全面覆盖目前基板100上所形成的结构(例如色阻150与挡墙 120)，使其免受后续制造工艺的影响。
上述的第一保护层160与第二保护层165的材质可为(包含但不限于)有 机层、氮化硅、氧化硅或其他适合的保护材料。此外，上述的第一保护层160 与第二保护层165并非必要元件，本发明所属技术领域具有通常知识者，应 视实际需要，弹性选择是否需形成第一保护层160与第二保护层165。
参照图5，然后制造者可利用光刻蚀刻制造工艺移除第一贯穿孔130中的 第一保护层160与第二保护层165，使得后续形成的透明电极180能够与薄膜晶体管110的漏极112电性连接。具体而言，制造者可先在基板100上形成
光刻胶170，接着再利用曝光显影制造工艺在光刻胶170上与第一贯穿孔130 重迭的位置形成开口。然后，以蚀刻制造工艺移除第一贯穿孔130中的第一 保护层160与第二保护层165。待第一贯穿孔130中的第一保护层160与第二 保护层165移除后，制造者可选择移除光刻胶170，以利进行后续制造工艺。
参照图6，接着制造者可在基板100上形成透明电极180，此透明电极180 可覆盖挡墙120、第一贯穿孔130、第二贯穿孔135与色阻150。具体而言， 上述的透明电极180可通过第一贯穿孔130电性连接薄膜晶体管110的漏极 112。此外，透明电极180亦可通过第二贯穿孔135，延伸至电容115的介电 层118上，作为电容115的上电极119。
本发明的另一技术态样为应用上述制造方法所制造的薄膜晶体管阵列。 如图6所绘示， 一种薄膜晶体管阵列包含基板100、薄膜晶体管110、第一挡 墙121、透明电极180与色阻150。薄膜晶体管110位于基板100上。第一挡 墙121位于基板100上，并在基板100上至少区隔出第一贯穿孔130与像素 区140，其中第一贯穿孔130暴露出薄膜晶体管110的漏极112。上述的第一 挡墙121包含面向第一贯穿孔130的第一侧壁122与面向像素区140的第二 侧壁124，其中第一侧壁122的坡度较第二侧壁124的坡度缓。透明电极ISO 通过第一贯穿孔130，电性连接薄膜晶体管IIO的漏极112。色阻150填充于 像素区140中。
此外，图6的薄膜晶体管阵列更可包含电容115与第二挡墙125。电容 115位于基板100上，且此电容115包含下电极117、介电层118及上电极119， 其中介电层H8位于下电极117与上电极119之间。第二挡墙125位于基板 100上，且此第二挡墙125在基板100上区隔出像素区140与第二贯穿孔135， 其中第二贯穿孔135暴露出电容115的介电层118，而透明电极180则更通过 第二贯穿孔135，延伸至电容115的介电层118上，作为电容115的上电极 119。上述的第二挡墙125包含面向第二贯穿孔135的第一侧壁126与面向像素区140之第二侧壁128，其中第一侧壁126的坡度较第二侧壁128的坡度缓。
对于第一挡墙121而言，第一侧壁122与第二侧壁124之间的坡度差距 可为10°至60°或l(T至30°。同样地，对于第二挡墙125而言，第一侧壁126 与第二侧壁128之间的坡度差距亦可为10°至60°或10°至30°。
此外，对于第一挡墙121而言，较佳来说，第一侧壁122的坡度可为l(T 至70。或20。至6(T，而第二侧壁124的坡度则可为70°至100°或70°至90°。同 样地，对于第二挡墙125而言，第一侧壁126的坡度可为10°至70。或20°至 60°，而第二侧壁128的坡度则可为70°至100°或70°至90°。
另外，本发明在图案化挡墙时，可以以水平方向单独移动掩膜或基板， 亦可以水平方向同向或相对方向同时移动光照及基板，使得该贯穿孔的侧壁 坡度较该像素区的侧壁坡度缓，本发明并不以此为限。
应了解到，以上所述的坡度数值均仅为例示，并非用以限制本发明，本 发明所属技术领域具有通常知识者，应能根据实际需要，弹性选择第一侧壁 与第二侧壁的坡度。.
本发明的实施例提供的薄膜晶体管阵列及其制造方法中的挡墙能够提供 至少两种不同坡度的侧壁，以适应贯穿孔与像素区不同的需要。较佳地，贯 穿孔的侧壁坡度较像素区的侧壁坡度缓为范例，以使得色阻不溢流(overflow) 出而改善成品率上的问题，更使得透明电极覆盖于贯穿孔时，不易产生断线 的问题。
虽然本发明己以实施方式揭露如上，然其并非用以限定本发明，任何熟 习此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰， 因此本发明的保护范围当权利要求书所界定的为准。
权利要求
1.一种薄膜晶体管阵列，其特征在于，所述薄膜晶体管阵列包含一基板；至少一薄膜晶体管，位于所述基板上；一第一挡墙，位于所述基板上，并在所述基板上至少区隔出一第一贯穿孔与一像素区，其中所述第一贯穿孔暴露出所述薄膜晶体管的一漏极，且所述第一挡墙包含至少一第一侧壁，面向所述第一贯穿孔；以及至少一第二侧壁，面向所述像素区，其中所述第一侧壁的坡度较所述第二侧壁的坡度缓；一透明电极，通过所述第一贯穿孔，电性连接所述薄膜晶体管的所述漏极；以及一色阻，填充于所述像素区中。
2. 如权利要求1所述的薄膜晶体管阵列，其特征在于，所述薄膜晶体管 阵列还包含一电容，位于所述基板上，其中所述电容包含一下电极、 一介电层及一 上电极，且所述介电层位于所述下电极与所述上电极之间；以及一第二挡墙，位于所述基板上，所述第二挡墙在所述基板上区隔出一所 述像素区与一第二贯穿孔，其中所述第二贯穿孔暴露出所述电容的一所述介 电层，而所述透明电极还通过所述第二贯穿孔，延伸至所述电容的所述介电 层上，作为所述电容的所述上电极，所述第二挡墙包含至少一第一侧壁，面向所述第二贯穿孔；以及至少一第二侧壁，面向所述像素区，其中所述第一侧壁的坡度较所述第 二侧壁的坡度缓。
3. 如权利要求1所述的薄膜晶体管阵列，其特征在于，所述第一侧壁与 所述第二侧壁之间的坡度差距为10°至60°。
4. 如权利要求1所述的薄膜晶体管阵列，其特征在于，所述第一侧壁与所述第二侧壁之间的坡度差距为10°至30°。
5. 如权利要求1所述的薄膜晶体管阵列，其特征在于，所述第一侧壁的 坡度为10°至70°。
6. 如权利要求1所述的薄膜晶体管阵列，其特征在于，所述第一侧壁的 坡度为2(T至6(T。
7. 如权利要求1所述的薄膜晶体管阵列，其特征在于，所述第二侧壁的 坡度为70°至100°。
8. 如权利要求1所述的薄膜晶体管阵列，其特征在于，所述第二侧壁的 坡度为70°至90°。
9. 一种薄膜晶体管阵列的制造方法，其特征在于，所述方法包含在一基板上形成至少一薄膜晶体管； 形成一挡墙，覆盖所述薄膜晶体管与所述基板；以至少一掩膜图案化所述挡墙，使得所述挡墙区隔出一贯穿孔与一像素 区；以及在图案化所述挡墙时，以水平方向相对移动所述掩膜与所述基板，使得 所述贯穿孔的侧壁坡度较所述像素区的侧壁坡度缓。
10. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，以水 平方向相对移动所述掩膜与所述基板的步骤包含固定所述掩膜的位置，并移动所述基板。
11. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，以水 平方向相对移动所述掩膜与所述基板的步骤包含固定所述基板的位置，并移动所述掩膜。
12. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，以水 平方向相对移动所述掩膜与所述基板的步骤包含移动所述掩膜的位置，并移动所述基板位置。
13. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，图案 化该挡墙的步骤包含以所述掩膜的复数个不同的图案重复曝光所述挡墙。
14. 如权利要求13所述的薄膜晶体管阵列的制造方法，其特征在于，每 一所述这些图案包含一第一完全遮光区，成矩形；一完全透光区，为环绕所述第一完全遮光区的矩形环；以及一第二完全遮光区，为环绕所述完全透光区的矩形环。
15. 如权利要求14所述的薄膜晶体管阵列的制造方法，其特征在于，所 述这些图案的所述这些第一完全遮光区的面积不同。
16. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，图案 化所述挡墙的步骤包含以复数个所述掩膜的复数个不同的图案重复曝光所述挡墙。
17. 如权利要求16所述的薄膜晶体管阵列的制造方法，其特征在于，每一所述这些图案包含一第一完全遮光区，成矩形；一完全透光区，为环绕所述第一完全遮光区的矩形环；以及 一第二完全遮光区，为环绕所述完全透光区的矩形环。
18. 如权利要求17所述的薄膜晶体管阵列的制造方法，其特征在于，所 述这些图案的所述这些第一完全遮光区的面积不同。
19. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，水平 相对移动所述掩膜与所述基板的速率为50 mm/sec至300 mm/sec。
20. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，图案 化所述挡墙的曝光量为30mJ/cm2至1000mJ/cm2。
21. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，图案 化所述挡墙的照度为20 mW/cm2至60 mW/cm2。
22. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，图案 化所述挡墙的曝光时间为0.5 sec至50 sec。
23. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，所述挡墙的材质为负型光刻胶。
24. 如权利要求9所述的薄膜晶体管阵列的制造方法，其特征在于，所述 方法还包含在所述像素区中喷墨列印至少一色阻。
25. 如权利要求24所述的薄膜晶体管阵列的制造方法，其特征在于，所 述方法还包含形成一透明电极，覆盖所述挡墙、所述贯穿孔与所述色阻。
26. —种薄膜晶体管阵列的制造方法，其特征在于，所述方法包含 在一基板上形成至少一薄膜晶体管；形成一挡墙，覆盖所述薄膜晶体管与所述基板；以及 以一灰阶掩膜或一半透掩膜图案化所述挡墙，使得所述挡墙区隔出一贯 穿孔与一像素区，其中所述贯穿孔的侧壁坡度较所述像素区的侧壁坡度缓。
27. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，所述灰阶掩膜包含一灰阶掩膜图案区，对应所述贯穿孔的侧壁。
28. 如权利要求27所述的薄膜晶体管阵列的制造方法，其特征在于，所 述灰阶掩膜图案区的透光率为10%至80%。
29. 如权利要求27所述的薄膜晶体管阵列的制造方法，其特征在于，所 述灰阶掩膜图案区的透光率为30%至60%。
30. 如权利要求27所述的薄膜晶体管阵列的制造方法，其特征在于，所述灰阶掩膜包含一完全遮光区，对应所述像素区的侧壁。
31. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，所述灰阶掩膜包含一第一灰阶掩膜图案区与一第二灰阶掩膜图案区，依序对应 所述贯穿孔的侧壁。
32. 如权利要求31所述的薄膜晶体管阵列的制造方法，其特征在于，所 述第一灰阶掩膜图案区的透光率为10%至40%。
33. 如权利要求31所述的薄膜晶体管阵列的制造方法，其特征在于，所 述第一灰阶掩膜图案区的透光率为25%至35%。
34. 如权利要求31所述的薄膜晶体管阵列的制造方法，其特征在于，所 述第二灰阶掩膜图案区的透光率为40%至80%。
35. 如权利要求31所述的薄膜晶体管阵列的制造方法，其特征在于，所 述第二灰阶掩膜图案区的透光率为50%至70°/。。
36. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，所 述半透掩膜包含一半透掩膜图案区，对应所述贯穿孔的侧壁。
37. 如权利要求36所述的薄膜晶体管阵列的制造方法，其特征在于，所 述半透掩膜包含一完全遮光区，对应所述像素区的侧壁。
38. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，图 案化所述挡墙的曝光量为30mJ/cn^至1000 mJ/cm2。
39. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，图 案化所述挡墙的照度为20 mW/cm2至60 mW/cm2。
40. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，图 案化所述挡墙的曝光时间为0.5 sec至50 sec。
41. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，所 述挡墙的材质为负型光刻胶。
42. 如权利要求26所述的薄膜晶体管阵列的制造方法，其特征在于，所 述方法还包含在所述像素区中喷墨列印至少一色阻。
43. 如权利要求42所述的薄膜晶体管阵列的制造方法，其特征在于，所述方法还包含形成一透明电极，覆盖所述挡墙、所述贯穿孔与所述色阻。
全文摘要
一种薄膜晶体管阵列包含基板、薄膜晶体管、第一挡墙、透明电极与色阻；薄膜晶体管位于基板上；第一挡墙位于基板上，并在基板上至少区隔出第一贯穿孔与像素区，第一贯穿孔暴露出薄膜晶体管的漏极；第一挡墙包含面向第一贯穿孔的第一侧壁与面向像素区的第二侧壁，其中第一侧壁的坡度较第二侧壁的坡度缓；透明电极通过第一贯穿孔，电性连接薄膜晶体管的漏极；色阻填充于像素区中。本发明提供的薄膜晶体管阵列及其制造方法中的挡墙能提供至少两种不同坡度的侧壁，以适应贯穿孔与像素区不同的需要。较佳地，贯穿孔的侧壁坡度较像素区的侧壁坡度缓为范例，以使得色阻不溢流出而改善成品率上的问题，更使得透明电极覆盖于贯穿孔时，不易产生断线的问题。
文档编号G02F1/13GK101604104SQ20091015919
公开日2009年12月16日 申请日期2009年7月22日 优先权日2009年7月22日
发明者林惠芬, 洪桂彬, 白佳蕙, 陈宗凯, 黄彦衡 申请人:友达光电股份有限公司