专利名称：一种全功能式半导体芯片研磨制程及装置的制作方法
技术领域：
本发明提供一种全功能式半导体芯片研磨制程及装置，尤指一种利用两次化学机械研磨(chemical mechanical polishing，CMP)制程分别研磨该半导体芯片的一上表面(top surface)与一晶边表面(edge bevel surface)后，再清洗并干燥该半导体芯片的方法。
背景技术：
目前，多层金属化制程(multilevel metallization process)，这种利用复数层的金属内联机层以及介电常数较低的介电材料(dielectrics)来将半导体芯片上的各个半导体组件彼此串接起来而完成整个堆栈化的回路架构，已被广泛地应用在超大规模集成电路(very large scaleintegration，VLSI)的制程上。然而在一般制程中，这些金属线及半导体组件会使集成电路的表面呈现高低起伏的陡峭形貌(severe topography)，增加后续在进行沉积或图案转移(pattern transfer)制程时，产生有突悬(overhang)、孔洞(void)或者聚焦不易以及蚀刻困难等缺点。所以在进入深次微米的半导体制程之后，半导体业者大多会使用平坦化效果较佳的化学机械研磨(chemical mechanical polishing，CMP)制程来均匀地去除一半导体芯片上具有不规则表面的目标薄膜层(target thin film)，使半导体芯片在经过化学机械研磨制程后能够具有一平坦且规则的表面，达到半导体芯片表面的全面平坦化，以确保后续制程的良率。
请参考图1与图2，图1与图2分别为习知研磨暨清洗一半导体芯片10的方法中，待研磨暨清洗的半导体芯片10的俯视示意图与剖面示意图。如图1与图2所示，半导体芯片10包含有一上表面(top surface)10a、一晶边表面(edge bevel surface)10b与一下表面(bottom surface)10c，而晶边表面10b则包含有一上斜角(front side bevel)10b1、一下斜角(backside bevel)10b2与一侧边(edge)10b3。上表面10a上形成有至少一待研磨至一第一厚度，且内部包含有至少一半导体结构(诸如一双镶嵌结构或一电容结构等，未显示)的第一材料层(first material layer)12，晶边表面10b上则包含有一较第一材料层12先形成或与第一材料层12同时形成，却并非产品所需而待完全去除的第二材料层(second material layer)14。其中，第一材料层12与第二材料层14各可为一由一化学气相沉积(chemical vapor deposition，CVD)制程或一铜电镀(electric copperplating，ECP)制程所形成的金属层，亦各可为一由一化学气相沉积制程所形成的介电层。通常第一材料层12与第二材料层14是由两种相异的材料所构成，惟视制程进行的实际状况，第一材料层12与第二材料层14亦可由两种相同的材料所构成。除此之外，半导体芯片10的侧边10b3包含有一定位缺口16，用于在研磨半导体芯片10的过程中固定半导体芯片10的坐标。
请参考图3，图3为习知用以研磨暨清洗半导体芯片10的化学机械研磨机构(chemical mechanical polishing device，CMP device)20的示意图。如图3所示，化学机械研磨机构20包含有一研磨平台(polishing plate)22、一平铺于研磨平台22上的研磨垫24、一用以将半导体芯片10按压于研磨垫24之上的晶圆载具(head)28、一用以供给研磨半导体芯片10的研磨液的研磨液供应管(slurry supply tube)30、一去离子水或清洗液供应管(cleaning solution supply tube)26以及一用来调节研磨垫24表面的调节器(conditioner)32。晶圆载具28又包含有一支撑部位(holder，未显示)，用以固定待研磨的半导体芯片10。研磨浆供应管30是用以于研磨第一材料层12时提供一研磨浆(slurry，未显示)，而清洗液供应管32则是用以于清洗半导体芯片10及研磨垫24时提供一去离子水(deionized water，DIwater)或清洗液(未显示)。
首先，在于半导体芯片10的上表面10a上加入该研磨浆后，依据产品要求的规格，利用化学机械研磨机构20的研磨垫24，对上表面10a上的第一材料层12进行一化学机械研磨制程，以去除上表面10a上的第一材料层12至该第一厚度，再将半导体芯片10传送至另一不同材质且较软的研磨垫(未显示)进行抛光。藉由去离子水或清洗液供应管26所提供的该清洗液，进行一表面清洗抛光(surface buffing)制程，以去除半导体芯片10的上表面10a上的第一材料层12的残渣(flake)以及残余的该研磨浆。
最后进行一化学清洗及干燥(drying)制程以清洗及干燥半导体芯片10，而完成习知研磨暨清洗半导体芯片10的方法，而此时半导体芯片10的剖面示意图则如图4所示。
然而，如图4所示，在进行完该化学机械研磨制程以去除上表面10a上的第一材料层12至该第一厚度并清洗半导体芯片10后，非产品所需而应完全去除的第二材料层14却依然附着于晶边表面10b上，使得后续在进行其它的半导体制程时，第二材料层14经常会因为受到热应力(thermal stress)或其它因素而发生剥落(pealing)的现象，进而造成第二材料层14碎裂(crack)而产生碎屑(flake)或颗粒(particle)。尤其是当整批(batch)的半导体芯片放置于化学气相沉积(chemical vapor deposition，CVD)机构中进行CVD制程时，位置相对上方的半导体芯片若发生这种剥落的现象，将会严重污染其它位置相对下方的半导体芯片表面，造成缺陷(defect)。此外，在因应制程所需而移动半导体芯片10时，此一第二材料层14的碎屑亦往往会掉落至半导体芯片10的上表面10a的上而污染产品，进而影响产品的功能(performance)。
发明内容
因此本发明的主要目的在于提供一种全功能式(all-in-one)的半导体芯片研磨制程，以解决上述习知研磨暨清洗半导体芯片10的方法中，无法完全去除第二材料层14的问题。
在本发明的最佳实施例中，该半导体芯片是置于一化学机械研磨机构(chemical mechanical polishing device，CMP device)的一晶圆载座(wafer stage)上，且该半导体芯片包含有一上表面(top surface)、一下表面(bottom surface)与一晶边表面(edge bevel surface)。该上表面上形成有一第一材料层(first material layer)，而该晶边表面上则形成有一第二材料层(second material layer)。首先利用该化学机械研磨机构的一研磨垫(polishing pad)，进行一表面化学机械研磨(surface CMP)制程，以去除该上表面上的该第一材料层至一第一厚度。接着进行一晶边化学机械研磨(rim CMP)制程，以完全去除该晶边表面上的该第二材料层。接着进行表面抛光并去除研磨液残渣，伴以去离子水或清洗液喷清洗(cleaning)该半导体芯片。最后再经以熟知的化学清洗制程以清洗该半导体芯片，并干燥该半导体芯片。
由于本发明是利用该表面化学机械研磨制程与该晶边化学机械研磨制程，分别研磨该上表面上的该第一材料层至该第一厚度与完全去除该晶边表面上的该第二材料层，且所采用的该化学机械研磨机构又包含有至少一清洗液供应管而得以使用同一机台进行一清洗该半导体芯片的该上表面的第二清洗制程与该化学清洗制程，故本发明所提供的此一包含可该表面化学机械研磨制程、该晶边化学机械研磨制程、该化学清洗制程与该第二清洗制程的技术，乃为一极为实用的全功能式研磨技术。
除此之外，由于本发明是利用该晶边化学机械研磨制程以全去除该晶边表面上的该第二材料层，因此可避免习知技术中，残存的该第二材料层于后续制中因为受到热应力(thermal stress)而剥落(pealing)产生碎屑(flake)，进而污染产品并影响产品的功能(performance)的问题。
图1为习知研磨暨清洗一半导体芯片的方法中，待研磨暨清洗的该半导体芯片的俯视示意图。
图2为习知研磨暨清洗该半导体芯片的方法中，待研磨暨清洗的该半导体芯片的剖面示意图。
图3为习知用以研磨暨清洗该半导体芯片的化学机械研磨机构的示意图。
图4为完成习知研磨暨清洗该半导体芯片的方法后的该半导体芯片的剖面示意图。
图5为本发明研磨暨清洗一半导体芯片的方法中，待研磨暨清洗的该半导体芯片的俯视示意图。
图6为本发明研磨暨清洗该半导体芯片的方法中，待研磨暨清洗的该半导体芯片的剖面示意图。
图7为在进行完该表面化学机械研磨制程与该表面清洗制程后，半导体芯片50的剖面示意图。
图8为用于本发明全功能式的半导体芯片研磨制程中的晶边化学机械研磨机构的示意图。
图9为本发明全功能式的半导体芯片研磨制程中所包含的晶边化学机械研磨制程的方法示意图。
符号说明10半导体芯片 10a上表面10b晶边表面 10c下表面10b1上斜角 10b2下斜角
10b3侧边 12第一材料层14第二材料层 16定位缺口20化学机械研磨机构22研磨平台24研磨垫 26清洗液供应管28晶圆载具30研磨浆供应管32调节器 50半导体芯片50a上表面 50b晶边表面50c下表面 50b1上斜角50b2下斜角50b3侧边52第一材料层 54第二材料层56定位缺口60边缘化学机械研磨机构62晶圆载具64抛光研磨垫66定位杆 68滚轴70上斜角研磨垫72下斜角研磨垫74侧边研磨垫 76研磨浆供应管78清洗液供应管具体实施方式
请参考图5与图6，图5与图6分别为本发明全功能式(all-in-one)的半导体芯片研磨制程中，待研磨暨清洗的半导体芯片50的俯视示意图与剖面示意图。如图5与图6所示，半导体芯片50包含有一上表面(topsurface)50a、一位于半导体芯片50的边缘且宽约数厘米的晶边表面(edgebevel surface)50b与一下表面(bottom surface)50c，而晶边表面50b则包含有一上斜角(front side bevel)50b1、一下斜角(backside bevel)50b2与一侧边(edge)50b3。上表面50a上形成有至少一待研磨至一第一厚度，且内部包含有至少一半导体结构(未显示)的第一材料层(first materiallayer)52，而晶边表面50b上则包含有一较第一材料层52先形成或与第一材料层52同时形成，却并非产品所需而待完全去除的第二材料层(secondmaterial layer)54。其中，晶边表面50b是于对半导体芯片50进行各项制程时用作一定位(align)半导体芯片50的标的，而第一材料层52与第二材料层54则是藉由一全覆盖(full coverage)制程而形成，而各可为一由一化学气相沉积(chemical vapor deposition，CVD)制程或一铜电镀(electric copper plating，ECP)制程所形成的金属层，亦各可为一由一化学气相沉积制程所形成的介电层。在本发明的最佳实施例中，第一材料层52与第二材料层54是由两种相异的材料所构成，而在本发明的另一实施例中，第一材料层52与第二材料层54亦可由两种相同的材料所构成。除此之外，半导体芯片50的侧边50b3包含有一定位缺口56，用于在研磨与清洗半导体芯片50的过程中固定半导体芯片50的坐标。
首先，在于半导体芯片50的上表面50a上加入一第一研磨浆(firstslurry，未显示)后，依据产品要求的规格，进行一表面化学机械研磨(surface chemical mechanical polishing，surface CMP)制程，以去除上表面50a上的第一材料层52至该第一厚度。随后以去离子水(deionizedwater，DI water)作为一第一清洗液(未显示)，于半导体芯片50的上表面50a上进行一表面清洗(surface cleaning)制程，以去除半导体芯片50的上表面50a上的第一材料层52的残渣(flake)以及残余的该第一研磨浆。
请参考图7，图7为在进行完该表面化学机械研磨制程与该表面清洗制程后，半导体芯片50的剖面示意图。如图7所示，在进行完该表面化学机械研磨制程与该表面清洗制程后，半导体芯片50的上表面50a即成为一平整(flat)的表面。由于该表面化学机械研磨制程与该表面清洗制程的进行方式与所使用的机构等同于本案的习知技术，故在此不另行赘述。
请参考图8，图8为用于本发明全功能式的半导体芯片研磨制程中的晶边化学机械研磨机构(rim chemical mechanical polishing device，rim CMPdevice)60的示意图。如图8所示，晶边化学机械研磨机构60包含有一晶圆载具(wafer stage)62、一抛光研磨垫(buffing pad)64、一定位杆(notchpad)66、多个滚轴(roller)68、至少一上斜角研磨垫(front side bevelpad)70、至少一下斜角研磨垫(backside bevel pad)72、至少一侧边研磨垫(edge pad)74、至少一研磨浆供应管(slurry supply tube)76与至少一清洗液供应管(cleaning solution supply tube)78。晶圆载具62是用以承载半导体芯片50，而定位杆66则是用来与定位缺口56相作用以定位半导体芯片50在晶圆载座62上的坐标，至于多个滚轴68，则可用以加强固定半导体芯片50于晶圆载座62上。研磨浆供应管76是用以于研磨第二材料层54时，提供与一第二研磨浆(second slurry，未显示)，而清洗液供应管78则是用以于清洗半导体芯片50时提供一由去离子水或化学药剂所构成的第二清洗液(未显示)。
请参考图9，图9为本发明全功能式的半导体芯片研磨制程中所包含的的晶边化学机械研磨(rim chemical mechanical polishing，rim CMP)制程的方法示意图。如图9所示，在于晶边表面50b上加入该第二研磨浆，进行该晶边化学机械研磨制程，利用化学机械研磨机构60的上斜角研磨垫70、下斜角研磨垫72与侧边研磨垫74分别研磨半导体芯片50的上斜角50b1、下斜角50b2与侧边50b3，以完全去除上斜角50b1、下斜角50b2与侧边50b3的第二材料层54。值得注意的是，为配合上斜角50b1与下斜角50b2的斜度(slope)，此时上斜角研磨垫70与下斜角研磨垫72皆是约与半导体芯片50之间呈15至28度角(degree)。为使半导体芯片的上表面50a更加平整，此时可同步或依序利用抛光研磨垫64对上表面50a进行一抛光研磨(buffing CMP)制程。
随即进行一晶面暨晶边清洗或喷洗(surface and edge bevelcleaning)制程清洗半导体芯片50的上斜角50b1、下斜角50b2与侧边50b3及晶面，以彻底去除晶边表面50b的上表面50a、上斜角50b1、下斜角50b2与侧边50b3及晶面上的第二材料层54的残渣以及残余的该第二研磨浆。如图9所示，在进行完该晶边化学机械研磨制程、该抛光研磨制程与该晶边清洗制程后，半导体芯片50的上斜角50b1、下斜角50b2与侧边50b3及晶面上已无残存任何的第二材料层54，如图9所示。
最后进行一化学清洗及干燥(drying)制程以完全去除研磨液并干燥半导体芯片50，而完成本发明研磨暨清洗半导体芯片50的方法。
在本发明的另一实施例中，亦可以先对半导体芯片50进行该晶边化学机械研磨制程与该晶边清洗制程以研磨暨清洗半导体芯片50的晶边表面50b，再对半导体芯片50进行该表面化学机械研磨制程与该抛光研磨制程以研磨半导体芯片50的上表面50a，最后再进行该化学清洗制程与该干燥制程以清洗暨干燥半导体芯片50。由于各该制程的进行方式皆如前所述，故在此不另行赘述。
相较于习知技术，本发明是利用该表面化学机械研磨制程与该晶边化学机械研磨制程，分别研磨上表面50a上的第一材料层52至该第一厚度与完全去除晶边表面50b上的第二材料层54，且所采用的晶边化学机械研磨机构60又包含有至少一抛光研磨垫64而得以在不必增加额外设备或制程站别等生产成本的前提下，使用同一机台进行该表面清洗抛光制程与该晶边研磨清洗制程，故本发明所提供的此一包含可该表面化学机械研磨制程与该晶边化学机械研磨制程的技术，乃为一极为实用的全功能式(all-in-one)的半导体芯片研磨技术。除此之外，由于本发明是利用该晶边化学机械研磨制程以全去除晶边表面50b上的第二材料层54，因此可降低晶边表面50b的粗糙度，进而避免习知技术中，残存的第二材料层14于后续制中因为受到热应力(thermal stress)而剥落(pealing)产生碎屑(flake)，所导致污染产品并影响产品的功能(performance)的问题。
权利要求
1.一种全功能式的半导体芯片研磨制程，该半导体芯片是置于一化学机械研磨机构的一研磨平台上，该半导体芯片包含有一上表面、一下表面与一晶边表面，该晶边表面包含有一上斜角、一下斜角与一侧边，该半导体芯片另包含有至少一第一材料层形成于该上表面上以及一第二材料层形成于该晶边表面上，该研磨制程包含有下列步骤利用一研磨垫，进行一表面化学机械研磨制程，以去除该上表面上的该第一材料层至一第一厚度；进行一晶边化学机械研磨制程，以完全去除该上斜角、该下斜角与该侧边上的该第二材料层；进行一第一清洗制程，以清洗该半导体芯片的该上表面、该上斜角、该下斜角与该侧边及晶面；以及干燥该半导体芯片。
2.根据权利要求1所述的研磨制程，其中该第一与第二材料层各是包含有一介电层或一金属层。
3.根据权利要求1所述的研磨制程，其中形成该第一与第二材料层的方法是包含有一化学气相沉积制程或一铜电镀制程。
4.根据权利要求1所述的研磨制程，其中该表面化学机械研磨制程与该晶边化学机械研磨制程皆是于加入一研磨浆至该半导体芯片上后，利用该化学机械研磨机构来进行。
5.根据权利要求4所述的研磨制程，其中该晶边化学机械研磨制程是分别以该化学机械研磨机构的至少一上斜角研磨垫、至少一下斜角研磨垫与至少一侧边研磨垫分别研磨该半导体芯片的该上斜角、该下斜角与该侧边，以完全去除该第二材料层。
6.根据权利要求4所述的研磨制程，其中在进行完该表面化学机械研磨制程后，另需进行一第二清洗制程，以清洗该半导体芯片的该上表面。
7.根据权利要求6所述的研磨制程，其中该第一清洗制程与该第二清洗制程是利用一去离子水来进行，以去除该半导体芯片的该上表面与该晶边表面上的该第一与第二材料层的残渣以及残余的该研磨浆。
8.根据权利要求7所述的研磨制程，其中在完成该第二清洗制程之后，另需藉由一抛光垫对该半导体芯片的该上表面进行一抛光研磨制程。
9.一种研磨一半导体芯片的全功能式研磨装置，该半导体芯片包含有一上表面、一下表面与一晶边表面，该晶边表面包含有一上斜角、一下斜角与一侧边，该半导体芯片另包含有至少一第一材料层形成于该上表面上以及一第二材料层形成于该晶边表面上，该装置包含有一研磨平台；一晶圆载具，用以承载该半导体芯片；一研磨垫，用以研磨该半导体芯片的该上表面的该材料层至一第一厚度；一定位杆，用以定位该半导体芯片在该晶圆载座上的坐标；多个滚轴，用以加强固定该半导体芯片于该晶圆载座上；至少一上斜角研磨垫，用以完全去除该半导体芯片的该上斜角上的该第二材料层；至少一下斜角研磨垫，用以完全去除该半导体芯片的该下斜角上的该第二材料层；至少一侧边研磨垫，用以完全去除该半导体芯片的该侧边上的该第二材料层；以及至少一研磨浆供应管，用以提供一研磨浆于该半导体芯片与该研磨垫、该上斜角研磨垫、该下斜角研磨垫以及该侧边研磨垫之间；以及至少一清洗液供应管，用以提供一清洗该半导体芯片用的清洗液。
10.根据权利要求9所述的研磨装置，其中该半导体芯片的该侧边包含有一定位缺口，用于与该定位杆相作用，以定位该半导体芯片在该晶圆载座上的坐标。
11.根据权利要求9所述的研磨装置，其中该第一与第二材料层各是包含有一介电层或一金属层。
12.根据权利要求9所述的研磨装置，其中形成该第一与第二材料层的方法是包含有一化学气相沉积制程或一铜电镀制程。
13.根据权利要求9所述的研磨装置，其中该清洗液是为去离子水，用以清洗该半导体芯片的该上表面、该上斜角、该下斜角与该侧边，以去除该半导体芯片的该上表面、该上斜角、该下斜角与该侧边上的该第一与第二材料层的残渣以及残余的该研磨浆。
14.根据权利要求9所述的研磨装置，其中该全功能式研磨装置包含有一抛光垫，用于对该半导体芯片的该上表面进行一抛光研磨制程。
15.一种全功能式的半导体芯片研磨制程，该半导体芯片是置于一化学机械研磨机构的一研磨平台上，该半导体芯片包含有一上表面、一下表面与一晶边表面，该晶边表面包含有一上斜角、一下斜角与一侧边，该侧边包含有一定位缺口，用于与该化学机械研磨机构的一定位杆相作用，以定位该半导体芯片在该晶圆载座上的坐标，该半导体芯片另包含有至少一第一材料层形成于该上表面以及一第二材料层形成于该晶边表面上，该研磨制程包含有下列步骤进行一晶边化学机械研磨制程，以完全去除该上斜角、该下斜角与该侧边上的该第二材料层；进行一第一清洗制程，以清洗该半导体芯片的该上表面、该上斜角、该下斜角与该侧边；以及干燥该半导体芯片。
16.根据权利要求15所述的研磨制程，其中该第一与第二材料层各是包含有一介电层或一金属层。
17.根据权利要求15所述的研磨制程，其中形成该第一与第二材料层的方法是包含有一化学气相沉积制程或一铜电镀制程。
18.根据权利要求15所述的研磨制程，其中该方法在进行该晶边化学机械研磨制程之前，是包含有一利用一研磨垫所进行，用以去除该上表面上的该第一材料层至一第一厚度的表面化学机械研磨制程，且该表面化学机械研磨制程是于加入一研磨浆至该半导体芯片上后，利用该化学机械研磨机构来进行，而在进行完该表面化学机械研磨制程后，另需进行一第二清洗制程，以利用一去离子水清洗该半导体芯片的该上表面。
19.根据权利要求18所述的研磨制程，其中在完成该第二清洗制程之后，另需藉由一抛光垫对该半导体芯片的该上表面进行一抛光研磨制程。
20.根据权利要求15所述的研磨制程，其中该方法在进行该晶边化学机械研磨制程之后，是包含有一利用一研磨垫所进行，用以去除该上表面上的该第一材料层至一第一厚度的表面化学机械研磨制程，且该表面化学机械研磨制程是于加入一研磨浆至该半导体芯片上后，利用该化学机械研磨机构来进行，而在进行完该表面化学机械研磨制程后，另需进行一第二清洗制程，以利用一去离子水清洗该半导体芯片的该上表面。
21.根据权利要求20所述的研磨制程，其中在完成该第二清洗制程之后，另需藉由一抛光垫对该半导体芯片的该上表面进行一抛光研磨制程。
22.根据权利要求15所述的研磨制程，其中该晶边化学机械研磨制程是分别以该化学机械研磨机构的至少一上斜角研磨垫、至少一下斜角研磨垫与至少一侧边研磨垫分别研磨该半导体芯片的该上斜角、该下斜角与该侧边，以完全去除该第二材料层。
23.根据权利要求22所述的研磨制程，其中该晶边化学机械研磨制程是于加入一研磨浆至该半导体芯片上后，利用该化学机械研磨机构来进行。
24.根据权利要求23所述的研磨制程，其中该晶边清洗制程是利用一去离子水来进行，以去除该半导体芯片的该晶边表面上的该第二材料层的残渣以及残余的该研磨浆。
全文摘要
一种全功能式的半导体芯片研磨制程，该半导体芯片是置于一化学机械研磨机构的一研磨平台上，该半导体芯片的一上表面(top surface)与一晶边表面(edge bevel surface)上分别形成有一第一与第二材料层。首先进行一表面化学机械研磨制程，以去除该上表面上的该第一材料层至一第一厚度。接着进行一晶边化学机械研磨制程，以去除该晶边表面上的该第二材料层至该芯片底材以改善粗糙度。最后进行一化学清洗(chemical cleaning)制程以清洗该晶边表面与该上表面，并干燥该半导体芯片。
文档编号B24B1/00GK1652304SQ200410003130
公开日2005年8月10日 申请日期2004年2月6日 优先权日2004年2月6日
发明者廖木良, 郑锜彪, 洪德松, 郭永杰 申请人:联华电子股份有限公司