专利名称：用于减少等离子体反应器蚀刻速率漂移的温控热边缘环组件的制作方法
背景技术：
自19世纪60年代中期以来，集成半导体电路已经成为多数电子系统的主要元件。这些小型电子器件可以包含几千个晶体管和其它电路，它们构成其它集成电路和微型计算机中央处理单元的存储器和逻辑子系统。低成本，高可靠性和这些芯片的速度已经成为现代数字电子普遍存在的特征。
集成电路芯片的制作通常从称为“晶片”的高纯度单晶半导体材料衬底(例如硅或锗)的抛光切片开始。每个晶片都经过一系列在晶片上形成各种电路结构的物理和化学处理步骤。在制作过程中，可以使用各种技术将各种类型的薄膜沉积在晶片上，这些技术例如，热氧化以形成二氧化硅薄膜，化学蒸镀以产生硅，二氧化硅，和氮化硅薄膜，还有用溅镀或其它技术形成其它金属膜。
在晶片上镀膜之后，通过用称为掺杂的工艺将选择的杂质掺入半导体晶格来形成半导体的独特电气特性。然后，用光敏或辐射敏感材料薄层在掺杂质的硅片上均匀涂层，称为“抗蚀剂”。然后，可以用称为光刻的工艺将电路上限定电子路径的小几何图案转移到抗蚀剂上。在光刻过程中，可以将集成电路图案绘制在玻璃板上，称为“掩膜”，然后，缩减，投射并转移到光敏涂层上。
然后通过称为蚀刻的工艺将光刻的抗蚀图转移到半导体材料下面的晶体表面。通过给真空室供应蚀刻或沉积气体，真空处理室通常用于衬底上材料的蚀刻和化学蒸镀，或用来将射频(RF)场应用于气体以便将气体激发成等离子体状态。但是，在晶片等离子处理中，可能发生工艺漂移(即，在某一时间段内工艺性能的改变)。因此，需要用来提高等离子体反应器处理中的蚀刻速率均匀性的设备和方法。
发明内容
依照一个实施例，适合在等离子体反应室中包围衬底支架的温控热边缘环组件包含导电下环；陶瓷中间环，该陶瓷中间环在下环上面，中间环适合通过下环附着到RF电极；和上环，上环在中间环上面，其中上环有暴露于等离子体反应室内部的上表面。
依照另一个实施例，等离子体处理设备包含工艺处理室；功率源，用于将工艺处理室内部的处理气体激发成等离子体状态以处理衬底；衬底支架，在工艺处理室内部支撑衬底；导电下环；陶瓷中间环，该陶瓷中间环在下环上面，该中间环适合通过下环附着到RF电极；上环，该上环在中间环上面，其中该上环有暴露于等离子体反应室内部的上表面。
依照另外的实施例，用于减少等离子体处理系统中多个衬底上的工艺漂移的方法，包含下列步骤在等离子体处理设备中放置衬底，包含工艺处理室；功率源，用于将工艺处理室内部的处理气体激发成等离子体状态以便处理衬底；衬底支架，用于在工艺处理室内部支撑衬底，该衬底支架有上表面；和边缘环组件，包含导电下环；陶瓷中间环，该中间环在下环上面，该中间环适合通过下环附着于功率源；和上环，该上环在中间环上面，其中上环有暴露于工艺处理室内部的上表面；给工艺处理室供应处理气体；邻近衬底支架的上表面形成等离子体；从而在等离子体处理设备中处理多个衬底，其中在第一个衬底从衬底支架上移走之后和后面的衬底放置到衬底支架上之前，上环的温度基本冷却到初始温度以减小工艺漂移。
图1示出带有热边缘环和石英耦联环的真空处理室一部分的截面图。
图2是示出多个晶片的工艺漂移的图表，其中的晶片如图1结构中所示具有耦联环和热边缘环。
图3示出依照一个实施例的边缘环组件截面图。
图4依照图3，在耦联环通过导电下环热耦合到RF电极的位置，示出一部分真空处理室的截面图。
图5是示出多个晶片的工艺漂移的图表，其中的多个晶片如图3和图4所示具有中间环和热边缘环。
图6是对比图1中的热边缘环和图3与图4中的热边缘环，示出多个晶片的工艺漂移的图表。
图7结合图3和图4中的边缘环组件示出等离子体处理设备截面图。
具体实施例方式
此处公开的热边缘环组件提供了在诸如晶片(例如，硅或砷化镓(GaAs))、平板显示衬底等半导体衬底的等离子体处理过程中，用于提高晶片边缘均匀性并减少蚀刻速率漂移的新型配置。温控热边缘环组件能实现改进的等离子体处理。该温控热边缘环组件增加具有暴露于等离子处理室的表面的上环与结合到衬底支架中的温控射频(RF)电极之间的热接触。因此，通过增加热接触，热边缘环组件能减少处理蚀刻速率漂移。
在处理衬底中，工艺工程师力求提高工艺均匀性。此处使用工艺均匀性这一术语时，它指的是整个工艺过程的均匀性，例如整个衬底表面的等离子体蚀刻。如果工艺过程非常均匀，例如，则期望在衬底上不同点的过程速率一般基本相同。
为了控制诸如晶片这样的半导体衬底上的蚀刻速率均匀性，尤其是为了匹配晶片中央的蚀刻速率与晶片边缘的蚀刻速率，优选晶片边界条件经设计能在晶片边缘的化学暴露、过程压力、和RF场强方面确保其连续性。在当前设计中，已经实现了将边缘环安装在晶片周围。为了将晶片污染最小化，边缘环由能兼容于晶片本身的材料制成。作为示例，典型的边缘环材料可以包含硅，石墨，碳化硅等等。
通常，边缘环放在石英制成的环上，(即，石英耦联环)，该石英制成的环置于RF电极外围区域上。由于石英的介电常数低，通常选择它来使晶片边缘的RF场强逐渐减小以增加蚀刻速率均匀性。另一方面，已知石英的导热性很差。因此，石英耦联环上面的边缘环被隔热。这样，由于等离子体在边缘环附近，等离子体给边缘环加热并可以引起边缘环过热，导致衬底或晶片的处理问题。当暴露于诸如RF等离子体这样的热源，边缘环不能充分冷却，这导致其温度稳定上升。紧密接连地处理多个晶片时，这种温度上升会导致晶片边缘的蚀刻速率中的工艺漂移(即，工艺非均匀性)。因此，由于工艺漂移会由处理多个晶片时边缘环温度的稳定上升引起，因此需要的是这样一种热边缘环组件，它允许在处理下个衬底之前改进边缘环冷却并因此减少蚀刻速率漂移。
边缘环组件可以应用于等离子体蚀刻工艺以增大平行板等离子反应室中晶片边缘附近的等离子体密度，以形成更均匀的跨越衬底的蚀刻速率。尽管将就热边缘环组件在等离子体蚀刻方面的优点进行描述，但热边缘环组件对可能需要均匀密度等离子体的其它应用中仍然有用，例如，等离子体增强化学蒸镀和等离子体清洗。
晶片边缘附近的蚀刻速率可以通过修改石英耦联环和边缘环来控制以允许充分冷却边缘环。依照优选实施例，边缘环组件热陷(heatsunk)于温控RF电极。在一个实施例中，导热弹性体将边缘环粘结到耦联环。
通常，在等离子体蚀刻过程中，边缘环的温度会由于等离子体的影响而升高。根据RF功率电平和室压，温度升高可能很显著，经常会超出几十摄氏温度。完成等离子体蚀刻处理步骤之后，从RF电极上除去晶片，并将下个晶片放在衬底支架上。如果在工艺操作过程中边缘环温度升高过多，其中一批晶片经过连续蚀刻，蚀刻速率会漂移至工艺窗口之外，导致有缺陷晶片。需要在另一个晶片加到衬底支架使边缘环有足够热陷之前，允许边缘环恢复用于处理前一晶片的温度范围。但是，这并不总是发生，导致处理多个晶片过程中蚀刻速率漂移。
图1示出标准真空处理室10的晶片边缘区域截面图。如图1所示，衬底或晶片安装在衬底支架12上，此处优选结合静电吸盘。晶片边缘环组件通常包含边缘环20和耦联环30。边缘环20可以粘结到耦联环30，或者可以平齐放置在耦联环30上。真空处理室10也包含衬底支架下面的射频(RF)供电电极40，给其上支撑的衬底提供射频能量。
合适的RF阻抗匹配电路通过供电电极40将RF功率电容性地耦合到处理室10以提供高密度等离子体。如果需要，也可以使用其它等离子体发生源(例如，电感耦合线圈，电子回旋共振(ECR)，螺旋或磁控类型)。处理室10还可以包含合适的真空泵装置，用于维持处理室内部的所需压力(例如，50mTorr，典型为30-1000mTorr)。可以提供通常称为淋浴头的气体分配盘，并包含多个诸如圆孔(未示出)这样的开口以释放供气系统提供给处理室10的处理气体。然而，可以忽略气体分配盘，可以用诸如气环(gas ring)等这样的其它结构给处理室供应处理气体。
正如熟悉等离子体处理技术的人所熟知的那样，环绕衬底支架的环(包括热边缘环20和耦联环30)帮助来自RF引发的等离子体区域的离子聚焦在衬底表面上，以提高工艺均匀性，尤其是衬底边缘的工艺均匀性。当功率被供应给衬底和静电吸盘时，等位场线在衬底和底电极上产生。这些场线不是静态的，而是在RF周期过程中改变。该时间平均场导致大量等离子体带正电，衬底表面和静电吸盘带负电。由于几何形状的因素，在衬底边缘场线不均匀。在等离子体处理室中，耦联环和热边缘环通过充当等离子体和供电电极之间的电容器使用来帮助将大量RF耦合通过衬底引导至上面的等离子体。
如图1所示，边缘环20是环绕衬底支架12的牺牲环。边缘环20是可代替元件，在衬底处理过程中趋向于变成热的，因此被称为热边缘环(HER)。热边缘环20可以由诸如碳化硅(SiC)和硅(Si)这样的导电电极材料或诸如石英这样的电介质材料制成。已经示出，除了通过改变边缘环材料来改变边缘环直接近邻的化学性质之外，穿过等离子体的耦合程度也能经调整以便提供处理衬底的外部分所需的局部化“边缘”蚀刻速率。具有低电容性阻抗的碳化硅通常会产生比二氧化硅更快的边缘蚀刻速率。介电常数低的石英和其它电介质由于晶片边缘RF耦合的减少趋向于降低边缘蚀刻速率。通常，耦联环30由诸如石英，硅，碳化硅或氧化铝这样的介电半导电性材料制成。
图2是示出使用带有双频功率源的平行板结构的毯复式氧化蚀刻中蚀刻速率分布的图表。连续处理了17个晶片。使用了硅边缘环20和石英耦联环30，蚀刻在下列条件下执行频率27MHz，2000瓦RF功率；频率2MHz，2000瓦RF功率；晶片上处理室压强150mTorr；400sccm氩气；80sccmC4F8气体；8sccmO2气体；和60秒处理时间。
图表示出光阻材料蚀刻速率作为从晶片中央测量的镜片表面上位置的函数，单位为埃/分。如图表所示，各个晶片的晶片边缘蚀刻速率都基本不同。蚀刻速率均匀性通过下列方程式计算[(Max-Min)/2*平均]*100％其中Max是蚀刻速率最大值，Min是蚀刻速率最小值，蚀刻速率通过蚀刻前和蚀刻后用可商业购买的薄膜计量系统测量晶片顶部上的光阻材料层的厚度来确定。
图3示出平行板等离子体装置100的晶片边缘区域截面图，其中装置100依照一个实施例，带有适合环绕衬底支架的温控热边缘环组件110。边缘环组件110包含上热边缘环120，陶瓷中间环130，和导电下环140。中间环130有上表面132和下表面134，其中中间环130的下表面134通过下环140热耦合到射频(RF)电极150。
上环120优选由例如硅，碳(例如石墨)，碳化硅等导电和导热材料制成。如图3所示，上环120的下表面128优选通过导热弹性体粘结到中间环130的上表面132。合适弹性体的详情在美国专利No.6,073,577中有描述，该专利因此以参考的方式并入此处。
在一个实施例中，上环120上表面126的内部倾斜，与垂直于静电吸盘112的平面成一个角度。上环120的倾斜内表面126当衬底在衬底支架上时允许上环120的一部分在衬底下延伸。除倾斜内表面126之外，上环120优选具有基本为矩形的截面。可以理解，上环120可以有其它截面设计或形状。
如果需要，电介质外环138可以环绕上环120。电介质外环138可以由氧化铝(AL2O3)，二氧化硅(石英)，氮化硅，碳化硅或其它合适材料构成，并给等离子体反应室提供附加的保护。
中间环130的截面基本为矩形，优选用具有高导热性和与制成环120的材料相同的热膨胀系数的材料制成。如果环120由硅制成，这样的材料可以是氧化铝(陶瓷)，硅，碳化硅，或氮化铝。在一个实施例中，中间环130由氧化铝制成。中间环130覆于下环140上面，优选通过下环140栓紧到RF电极150。
导电下环140优选由诸如铝，铝合金，黄铜，铜，铜合金或不锈钢这样的导电材料制成。在一个实施例中，下环140截面基本为L形，由铝制成。但是，可以理解，下环140截面可以基本为矩形，或其它形状。
图4是图3中边缘环组件110的截面图，其中中间环130通过下环140栓紧到RF电极150。栓紧中间环130和RF电极150优选在边缘环组件110中的多个位置实现，使用延伸穿过下环140中的多个孔的螺栓组(第一螺栓160和第二螺栓170)。
如图3和4所示，导电下环140的截面优选为L形，具有多个用于栓紧下环140和RF电极150的第一孔142和多个用于栓紧中间环130和下环140的第二螺丝孔144。第一多个孔142优选位于下环140内部，而孔144位于下环140外部。
在一个实施例中，第一多个孔142有用于容纳第一螺栓160的锥头的锥形部分162。螺栓160从下环140上面穿过下环140延伸到RF电极150。优选地，螺栓160一端有锥形头162，另一端164有螺纹。RF电极150容纳螺丝孔152中的螺栓160的螺纹164。螺栓160优选为不锈钢的，但是，可以理解，第一螺栓可以是铝，铝合金，镍，黄铜，铜，铜合金或其它合适材料。
将中间环130螺栓连接到下环140优选通过中间环130中的第二多个孔144实现。第二多个孔144优选延伸到下环140的外部分中。在一个实施例中，中间环130有多个用于接收导电垫圈180和第二螺栓170的螺栓接收孔133。螺栓170一端有螺栓头172，另一端为螺纹174。导电垫圈180包含埋头孔182，埋头孔182用来容纳螺栓170的螺栓头172和螺栓170本身。埋头孔182优选地搁在多个螺栓接收孔133中。另外，可以理解，制成导电垫圈180的可以是铝，铝合金，镍，黄铜，铜，铜合金，不锈钢或任何合适材料。
第二螺栓170的螺栓头172放在导电垫圈180中并延伸穿过中间环130延伸到下环140中，第二螺栓170也优选为不锈钢，但是，可以理解，螺栓170可以是铝，铝合金，镍，黄铜，铜，铜合金或任何合适材料。
如图4所示，上环120有多个用于容纳边缘环帽124的孔122。边缘环帽124包含用于排放边缘环组件中的气压的排气孔126。边缘环帽124优选放在孔122的唇缘，不接触螺栓170的顶部。边缘环帽124优选用与上环120相同的材料制成。因此，制成边缘环帽12的可以是硅、石墨、碳化硅或任何合适材料。可替换地，边缘环帽124可以用石英制成。
由于边缘环组件110环绕等离子体反应器中的衬底，将下环140栓连到RF电极150优选在边缘环组件110中的多个位置实现。在一个实施例中，孔144，152的数目大约为6-18个，视边缘环组件110的尺寸而定。例如，用于处理直径为8英寸(200毫米)的晶片的等离子体处理室与处理直径为12英寸(300毫米)的芯片的相比，可以有不同数量的孔144，152。可以理解，可以用任何数量的第一螺栓160，第二螺栓170，和边缘环帽124将边缘环组件110固定到RF电极150。
图5是示出热边缘环110对图3和4所示实施例的影响的图表。使用的工艺条件与图2所示相同，如下频率27MHz，2000瓦RF功率；频率2MHz，2000瓦RF功率；晶片上处理室压强150mTorr；400sccm氩气；80sccm C4F8气体；8sccm O2气体；和60秒处理时间。
如图5所示，温控热边缘环组件110大幅度减少了晶片边缘的蚀刻速率漂移。在一盒晶片的工艺操作过程中，与如图1所示使用标准热边缘环导致如图2所示相当大的晶片边缘蚀刻速率漂移的结果相对，1，2，5和17号晶片显示出很小的晶片外部分蚀刻速率差异。
图6图解了与晶片号码相对的晶片的边缘蚀刻速率，比较如图1所示的标准石英耦联环与依照一个实施例和如图3和4所示的温控边缘环。尽管标准热边缘环导致1-5号晶片蚀刻速率相当程度的下降，和6-17号晶片的低蚀刻速率，热陷(heat sunk)热边缘环导致高得多的蚀刻速率，该速率对于整批晶片基本相同。因此，热陷热边缘环消除了标准热边缘环显示的蚀刻速率中的工艺漂移。
可以理解，温控热边缘环组件110可以安装在新真空处理室中，或者用来翻新已存在的真空处理室以提供上环120的可调整性。
应该知道，在特定系统中，上环120，中间环130和下环140的具体形状可以根据吸盘，衬底和/或其它配置而不同。因此，图3和4中示出环绕吸盘的环的确切形状只是出于说明的目的，从任何方面来讲都不是限制性的。
图7依照一个实施例示出结合边缘环组件110的平行板等离子体处理装置200。等离子体处理装置200构成处理室210，该处理室具有顶部电极220的和结合在衬底支架230中的温控下电极150，该衬底支架有用于钳住衬底S的静电吸盘240。RF电极150将处理室210内部的处理气体激发成等离子体状态以便处理衬底S。如图3和图4所示包含上环120，陶瓷中间环130和导电下环140的边缘环组件110环绕衬底支架240。结合边缘环组件110的优选等离子体反应室是半导体等离子体蚀刻装置。
操作中，当在等离子体处理装置200中连续处理多个衬底时，在第一个衬底从电极移走之后，后续的衬底放在电极上之前，边缘环组件110的温度基本冷却到初始温度。如图3，4和7所示，结合上环120，陶瓷中间环130和导线下环140的边缘环组件110在上环120与温控RF电极150之间提供改进的热路径。因此，可以理解，通过将边缘环组件110冷却到其初始温度，边缘环组件110可以减少工艺漂移。
尽管结合本发明优选实施例对本发明进行了描述，本领域的技术人员应该知道，在不脱离本发明所附权利要求书中限定的精神和范畴情况下，可以对本发明做没有具体描述过的添加，删除，修改和替换。
权利要求
1.温控热边缘环组件，适合于环绕等离子体反应室中的半导体衬底支架，该组件包含导电下环；陶瓷中间环，该中间环覆于下环之上，中间环适合于通过下环附着到RF电极；和上环，该上环覆于中间环之上，其中该上环具有暴露于等离子体反应室内部的上表面。
2.如权利要求1所述的组件，其中中间环由氧化铝制成。
3.如权利要求1所述的组件，其中中间环由石英，硅，碳化硅或氧化铝制成。
4.如权利要求1所述的组件，其中导电环由铝或其合金制成。
5.如权利要求1所述的组件，其中导电环由铝，铝合金，黄铜，铜，铜合金或不锈钢制成。
6.如权利要求1所述的组件，其中上环的下表面通过导热弹性体粘结到中间环的上表面。
7.如权利要求1所述的组件，其中导电环具有多个孔，配置为将导电环栓销于RF电极。
8.如权利要求1所述的组件，其中导电环和中间环具有多个孔，配置为将中间环栓销于导电环。
9.如权利要求1所述的组件，其中导电环截面基本为L形。
10.如权利要求7所述的组件，进一步包含一端具有锥头，另一端具有螺纹的第一螺栓，该第一螺栓配置为将导电环栓销于RF电极。
11.如权利要求8所述的组件，进一步包含一端为具有锥头，另一端具有螺纹的第二螺栓，该第二螺栓配置为将中间环栓销于导电环。
12.如权利要求1所述的组件，进一步包含用来容纳螺栓的导电垫圈，该螺栓在一端具有锥头，在另一端具有螺纹，其中导电垫圈放置在上环与中间环之间。
13.如权利要求12所述的组件，进一步包含上环中的多个孔，其中多个孔容纳一个帽，该帽具有被配置为释放来自边缘环组件内的气压的排气孔。
14.如权利要求1所述的组件，其中上环由硅，碳，石墨或碳化硅制成。
15.如权利要求1所述的组件，其中当衬底被放在衬底支架上时，上环具有在衬底下面延伸的部分。
16.等离子体处理装置，包含处理室；功率源，它将处理室内部中的处理气体激发成等离子体状态用于处理衬底；衬底支架，在处理室内部支撑衬底；导电下环；陶瓷中间环，该中间环覆于下环之上，中间环适合于通过下环附着到RF电极；和上环，该上环覆于中间环之上，其中上环具有暴露于等离子体反应室的内部的上表面。
17.如权利要求16所述的装置，其中上环通过导热弹性体粘结到中间环。
18.如权利要求16所述的装置，其中下环由铝或其合金制成。
19.如权利要求16所述的装置，其中中间环由氧化铝制成。
20.如权利要求16所述的装置，其中上环由从石英，硅，碳化硅，石墨和铝组成的组中选择的材料制成。
21.如权利要求16所述的装置，其中等离子体反应室是半导体等离子体蚀刻装置。
22.如权利要求16所述的装置，进一步包含环绕上环，中间环，下环和RF电极的石英外环。
23.在等离子体处理系统中减少多个衬底上的工艺漂移的方法，包括在等离子体处理装置中放置衬底，该装置包含处理室；功率源，它将处理室内部中的处理气体激发成等离子体状态用于处理衬底；衬底支架，在处理室内部支撑衬底，该衬底支架具有上表面；和边缘环组件，该边缘环组件包含导电下环；陶瓷中间环，该中间环覆于下环之上，中间环适合于通过下环附着到功率源；和上环，该上环覆于中间环之上，其中上环具有暴露于处理室内部的上表面；给处理室提供处理气体；在衬底支架的上表面附近形成等离子体；然后在等离子体处理装置中处理多个衬底，其中在第一个衬底从支架移走之后和后续的衬底放到衬底支架上之前，上环温度基本冷却到初始温度以减小工艺漂移。
24.如权利要求23所述的方法，其中衬底包含半导体晶片，处理步骤包括用等离子体蚀刻半导体晶片。
全文摘要
适合在等离子体反应室中环绕衬底支架的温控热边缘环组件。该组件包含导电下环，陶瓷中间环，和上环。中间环在下环上面，适合通过下环粘结到RF电极。上环在中间环上面，其上表面暴露于等离子体反应室内部。
文档编号B24B29/00GK1914712SQ200480041421
公开日2007年2月14日 申请日期2004年12月10日 优先权日2003年12月17日
发明者安德莱斯·费舍, 彼得·罗文哈特 申请人:兰姆研究公司