专利名称：相变存储器的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及相变存储器及其制作方法。
背景技术：
相变存储器(Phase Change Random Access Memory, PCRAM)技术是基于 S. R. Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非易失性存储器技术研究的焦点。在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。现有的相变存储器的制作方法请参考图1 图3。首先，请参考图1，提供半导体衬底100，在所述半导体衬底100上形成有第一介质层101，所述第一介质层101内形成有底部电极102，所述底部电极102与所述第一介质层101齐平；然后，仍然参考图1，在所述第一介质层101上形成第二介质层103，所述第二介质层103内形成有开口，所述开口露出下方的底部电极102，所述开口侧壁形成有侧墙104。接着，请参考图2，利用等离子增强型化学气相沉积的方法在所述半导体衬底200 上的第二介质层103表面形成阻挡层105。所述阻挡层105至少覆盖所述开口的露出的底部电极102和所述侧墙104，所述阻挡层105的材质为氧化硅或氮化硅。最后，请参考图3，在所述阻挡层105表面沉积相变层106，所述相变层106至少填充满所述开口。在公开号为CN1017^492A的中国专利申请中可以发现更多关于现有的相变存储器的信息。在实际中发现，现有方法制作相变存储器的功耗偏大。
发明内容
本发明解决的问题是提供了一种相变存储器的制作方法，减小了形成的相变存储器的功耗。为解决上述问题，本发明提供一种相变存储器的制作方法，包括提供半导体衬底，所述半导体衬底表面形成有层间介质层，所述层间介质层内形成有底部电极和暴露出所述底部电极的开口，所述开口的侧壁形成有侧墙；利用原子层沉积工艺在所述层间介质层表面形成阻挡层，且所述阻挡层覆盖所述底部电极和侧墙；
3
在所述阻挡层上沉积相变层，所述相变层填充满所述开口。可选地，所述阻挡层的厚度范围为10 60埃。可选地，所述原子层沉积工艺的温度范围为350 550摄氏度。可选地，所述阻挡层的材质为氮化硅、氧化硅、氮氧化硅、碳化硅或含氮碳化硅。可选地，所述层间介质层的材质为氧化硅，所述阻挡层为氮化硅。可选地，所述阻挡层利用多层的层原子膜堆叠于所述层间介质层表面、侧墙和底部电极上。可选地，所述原子层沉积工艺利用SiH2Cl2和NH3的混合气体进行，所述SiH2Cl2的流量范围为0. 1 1. 5slm，所述NH3的流量范围为0. 5 lOslm。可选地，所述原子层沉积工艺的压力范围为20 800Pa。可选地，所述相变层的材质为硫族化合物合金。可选地，所述硫族化合物合金为Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或 Ge-Bi-TeGe-Bi-Te。与现有技术相比，本发明具有以下优点本发明利用原子层沉积工艺在半导体衬底上的开口内形成阻挡层，由于原子层沉积工艺每次反应只沉积一层原子膜在半导体衬底表面，从而每一层原子膜可以更好地覆盖于开口的侧墙和底部电极上，从而改善最终形成的阻挡层的覆盖性，也提高了半导体衬底上的阻挡层的均勻性；由于原子层沉积工艺每次反应只沉积一层单原子膜，从而所述阻挡层是利用单原子膜的形式一层一层地堆叠在所述侧墙和底部电极上，从而所述阻挡层内部的不同单原子膜之间的结构较为疏松，有利于底部电极产生的热量的传输。
图1 图3是现有技术的相变存储器的制作方法剖面结构示意图；图4是本发明的相变存储器的制作方法流程示意图；图5 图7是本发明一个实施例的相变存储器的制作方法剖面结构示意图。
具体实施例方式现有方法制作相变存储器的功耗偏大。经过发明人研究发现，造成现有的相变存储器的功耗偏大的原因是所述相变存储器的相变所需的相变电压和相变电流偏大。造成相变存储器的相变电压和相变电流偏大的原因是由于相变存储器的阻挡层的结构较致密，从而在相同的相变电压和相变电流作用下，底部电极产生的热量无法有效通过阻挡层传递至相变层，从而使得相变层所需相变电流增大。并且现有方法制作的阻挡层在底部电极和侧墙的厚度不均勻，从而使得所述阻挡层在底部电极和侧墙的覆盖性不好，部分阻挡层可能无法覆盖底部电极，从而使得底部电极与相变层直接接触，导致现有的相变存储器的工作可靠性不高，甚至无法发生相变的情况；并且现有方法获得的阻挡层的均勻性不好，所述均勻性不好包括晶圆内均勻性不好 (within wafer uniformity)禾口晶圆间均勻性不好(wfaer to wafer uniformity)。所述晶圆内均勻性不好表现为所述阻挡层在晶圆的不同区域的阻挡层的厚度不均勻，在晶圆的同一区域的阻挡层覆盖性不好(以沟槽为例，在沟槽的底部沟槽的侧壁的阻挡层的厚度不
4均勻)；所述晶圆间均勻性不好表现为不同晶圆上相同区域的阻挡层的厚度不均勻。针对上述问题，发明人提出一种相变存储器的制作方法。请参考图4所示的本发明的相变存储器的制作方法流程示意图。所述方法包括步骤Si，提供半导体衬底，所述半导体衬底表面形成有层间介质层，所述层间介质层内形成有底部电极和暴露出所述底部电极的开口，所述开口的侧壁形成有侧墙；步骤S2，利用原子层沉积工艺在所述层间介质层表面形成阻挡层，所述阻挡层覆盖所述底部电极和侧墙；步骤S3，在所述阻挡层上沉积相变层，所述相变层填充满所述开口。下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案，请参考附图5 图7所示的本发明一个实施例的相变存储器制作方法剖面结构示意图。首先，请参考图5，提供半导体衬底200。在所述半导体衬底200表面形成第一介质层201，所述第一介质层201的材质为绝缘材质，所述绝缘材质可以为氧化硅、氮化硅、氮
氧化硅、碳化硅、含氮碳化硅等。本实施例中，所述第一介质层201的材质为氧化硅，其可以利用氧化工艺或化学气相沉积工艺制作。然后，仍然参考图5，在所述第一介质层201内形成沟槽开口，所述沟槽开口露出下方的半导体衬底200，在所述沟槽开口内形成底部电极202，所述底部电极202与所述第一介质层201齐平。本实施例中，所述底部电极202用于在相变电流的作用下产生热量，通过后续形成的阻挡层传递给相变层，使得所述相变层在所述热量的作用下发生相变。作为一个实施例，所述底部电极202的材质为外延层，所述外延层利用外延沉积工艺制作。作为又一实施例，所述底部电极202的材质为多晶硅层，其利用化学气相沉积工艺制作。在其他的实施例中，所述底部电极202的材质为金属，所述金属可以为金、银、铜、
TT=I 寸 O然后，继续参考图5，在所述第一介质层201上形成第二介质层203，对所述第二介质层203进行刻蚀，在所述第二介质层203内形成开口，所述开口露出所述底部电极202。本实施例中，所述第二介质层203的材质与所述第一介质层201的材质相同，即为氧化硅。所述第二介质层203与所述第一介质层201构成层间介质层。然后，在所述第二介质层203的开口的侧壁形成侧墙204。所述侧墙204的材质可以为绝缘材质，例如所述侧墙204可以为氧化硅。然后，请参考图6，利用原子层沉积工艺在所述层间介质层表面形成阻挡层205， 所述阻挡层205覆盖所述开口露出的底部电极202和侧墙204。在本发明中，所述阻挡层205利用原子层沉积工艺形成。由于所述原子层沉积工艺每次反应只沉积一层原子在半导体衬底200的表面，因而，原子层沉积工艺每次反应仅在半导体衬底200的表面形成一层原子膜，将该原子膜称为单原子膜。本发明利用原子层沉积工艺进行多次反应，从而在半导体衬底200的表面堆叠多层所述单原子膜，进而堆叠的多层单原子膜形成所述阻挡层205。由于现有技术通常利用仅利用一次反应，形成较厚的阻挡层，而本发明的原子层沉积工艺利用多次反应，形成所述阻挡层205，每次反应仅在半导体衬底200的表面形成一层单原子膜，与现有技术相比，所述单原子膜可以更好地覆盖于所述侧墙204和底部电极 202上，从而多层堆叠的单原子膜也可以更好地覆盖于所述侧墙204和底部电极202上，因此本发明改善了多层堆叠的单原子膜形成的阻挡层205覆盖性，也提高了半导体衬底200 上的阻挡层205的均勻性；由于所述阻挡层205是利用多层单原子膜的形式一层一层地堆叠在侧墙204和底部电极202上，从而所述阻挡层205内部的不同单原子膜之间的结构较为疏松，有利于底部电极202产生的热量的传输。并且，利用原子层沉积工艺有效地改善了形成的阻挡层205的均勻性。本实施例中，所述阻挡层205的材质为绝缘材质，所述绝缘材质可以氮化硅、氧化硅、氮氧化硅、碳化硅或含氮碳化硅。所述阻挡层205优选为与所述第一介质层201和第二介质层203具有刻蚀选择比的材质。由于本实施例中，所述第一介质层201和第二介质层 203的材质为氧化硅，因此，优选地，所述阻挡层205的材质选择为氮化硅。所述阻挡层205的厚度范围为10 60埃，优选为10 30埃，例如为15埃、20埃寸。当所述阻挡层205的材质为氮化硅时，其可以利用SiH2Cl2和NH3的混合气体制作。发明人发现，所述混合气体中SiH2Cl2和NH3的流量设置对最终形成的阻挡层205的疏松程度有影响。当所述SiH2Cl2的流量范围为0. 1 1. 5slm，所述NH3的流量范围为0. 5 IOslm时，形成的阻挡层205较为疏松，从而有利于所述阻挡层205传递底部电极202产生的热量，有利于减小相变层相变所需的相变电压和相变电流。发明人还发现，原子层沉积工艺的温度对形成的阻挡层205的疏松程度有影响。 具体地，原子层沉积工艺的温度越高，形成的阻挡层205越致密，原子层沉积工艺的温度越低，形成的阻挡层205越疏松。发明人进行了验证，在其他工艺条件(S^Cl2和NH3的流量、压力、工艺时间)不变的情况下，仅调整原子层沉积工艺的温度，形成厚度相同的阻挡层，对所述阻挡层进行进行刻蚀工艺(所述刻蚀工艺参数相同)，测试不同沉积温度获得的阻挡层的刻蚀速率。所述刻蚀速率越大，则说明对应的阻挡层的越疏松；反之，刻蚀速率越小，则说明对应的阻挡层越致密。具体地，所述测试结果如下当原子层沉积工艺的温度为550摄氏度时，对应形成的阻挡层的刻蚀速率为 170. 5 埃 / 秒；当原子层沉积工艺的温度为400摄氏度时，对应形成的阻挡层的刻蚀速率为 212. 30 埃 / 秒；当原子层沉积工艺的温度为350摄氏度时，对应形成的阻挡层的刻蚀速率范围为 330. 75 埃 / 秒。对应地，利用现有的等离子体增强型化学气相沉积工艺形成相同厚度的阻挡层， 利用相同参数的刻蚀工艺进行刻蚀，刻蚀速率为20埃/秒。由此可见，利用本发明的原子层沉积工艺，可以获得较为疏松的阻挡层205。为了保证最终形成的阻挡层205的结构的疏松程度适当，所述原子层沉积工艺的温度为350 550摄氏度，例如为400摄氏度。
作为一个实施例，所述原子层沉积工艺的压力范围为20 800Pa。最后，请参考图7，在所述阻挡层205上沉积相变层206，所述相变层206填充满所述开口且覆盖所述阻挡层205。作为一个实施例，所述相变层206的材质为硫族化合物合金。所述硫族化合物合金为 Si-Sb-Te、Ge-Sb-Te, Ag-In-Te 或 Ge-Bi-I^e。综上，本发明利用原子层沉积工艺制作在半导体衬底上的开口内形成阻挡层，由于原子层沉积工艺每次反应只沉积一层单原子膜在半导体衬底表面，从而每一层单原子膜可以更好地覆盖于开口的侧墙和底部电极上，从而改善最终形成的阻挡层的覆盖性，也提高了半导体衬底上的阻挡层的均勻性；由于原子层沉积工艺每一反应质沉积一层单原子膜，从而所述阻挡层是多层单原子膜一层一层地堆叠在侧墙和底部电极上，从而所述阻挡层内部的不同单原子膜之间的结构较为疏松，有利于底部电极产生的热量的传输。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种相变存储器的制作方法，其特征在于，包括提供半导体衬底，所述半导体衬底表面形成有层间介质层，所述层间介质层内形成有底部电极和暴露出所述底部电极的开口，所述开口的侧壁形成有侧墙；利用原子层沉积工艺在所述层间介质层表面形成阻挡层，且所述阻挡层覆盖所述底部电极和侧墙；在所述阻挡层上沉积相变层，所述相变层填充满所述开口。
2.如权利要求1所述的相变存储器的制作方法，其特征在于，所述阻挡层的厚度范围为10 60埃。
3.如权利要求1所述的相变存储器的制作方法，其特征在于，所述原子层沉积工艺的温度范围为350 550摄氏度。
4.如权利要求1所述的相变存储器的制作方法，其特征在于，所述阻挡层的材质为氮化硅、氧化硅、氮氧化硅、碳化硅或含氮碳化硅。
5.如权利要求1所述的相变存储器的制作方法，其特征在于，所述层间介质层的材质为氧化硅，所述阻挡层为氮化硅。
6.如权利要求1至5任一项权利要求所述的相变存储器的制作方法，其特征在于，所述阻挡层利用多层的层原子膜堆叠于所述层间介质层表面、侧墙和底部电极上。
7.如权利要求5所述的相变存储器的制作方法，其特征在于，所述原子层沉积工艺利用SiH2Cl2和NH3的混合气体进行，所述SiH2Cl2的流量范围为0. 1 1. 5slm，所述NH3的流量范围为0. 5 IOslm0
8.如权利要求1所述的相变存储器的制作方法，其特征在于，所述原子层沉积工艺的压力范围为2O 800Pa。
9 如权利要求1所述的相变存储器的制作方法，其特征在于，所述相变层的材质为硫族化合物合金。
10.如权利要求8所述的相变存储器的制作方法，其特征在于，所述硫族化合物合金为 Si-Sb-Te, Ge-Sb-Te, Ag-In-Te 或 Ge-Bi-I^e。
全文摘要
本发明提供一种相变存储器的制作方法，包括提供半导体衬底，所述半导体衬底表面形成有层间介质层，所述层间介质层内形成有底部电极和暴露出所述底部电极的开口，所述开口的侧壁形成有侧墙；利用原子层沉积工艺在所述层间介质层表面形成阻挡层，所述阻挡层覆盖所述底部电极和侧墙；在所述阻挡层上沉积相变层，所述相变层填充满所述开口。本发明解决了相变存储器功耗偏大的问题。
文档编号C23C16/44GK102468437SQ20101055226
公开日2012年5月23日 申请日期2010年11月19日 优先权日2010年11月19日
发明者沈忆华, 涂火金 申请人:中芯国际集成电路制造(北京)有限公司