固相扩散反应铜钯合金线及其制造方法
【专利摘要】本发明有关于一种固相扩散反应铜钯合金线及其制造方法，其方法主要包括有将一含钯被覆层形成于铜或铜合金所制成的芯线表面，再将芯线进行真空热处理，使得含钯被覆层可完全扩散至芯线的基体上，并于芯线的组织中形成均匀铜钯合金层；借此，与熟知未进行真空热处理的接合线相较下，不仅具有较佳的球心硬度、颈部降伏强度以及界面接合抗拉强度，且亦能通过较严苛的高温保存试验，进而提高铜钯合金线后续的烧球成型以及引线处理工序的可靠度。
【专利说明】固相扩散反应铜钯合金线及其制造方法
【技术领域】
[0001] 本发明是关于一种固相扩散反应铜钯合金线及其制造方法，尤其是指一种以真空 热处理工序将含钯被覆层完全扩散至芯线基体上。
【背景技术】
[0002] 半导体封装在引线接合（Wire-Bonding, WB)工序使用的线材一直以金线为主， 例如以高纯度4N系（纯度> 99. 99质量％ )的黄金与其他微量金属元素制成的金线作为 封装工序的接合线（合金线）；然而，随着金价不断地上涨，近年已达到每盎司1600美元 的高价，导致半导体后段封装厂家在考量材料成本下纷纷导入铜线工序以寻求获利空间； 相对金或银线而言，铜线不仅有成本上的优势，且具高导电性与导热性，并在高温下有优异 可靠度等优点；然而铜线的硬度较高且易氧化的问题仍是封装工序上最大的问题，举例而 言，使用铜导线时，由于封装用树脂与导线的热膨胀系数差异过大，随着半导体晶片启动后 温度上升，因热形成的体积膨胀对形成回路的铜接合线产生外部应力，特别是对暴露于严 酷的热循环条件下的半导体元件，更容易使铜接合线发生界面剥离与断线问题；因此，针 对上述缺点，虽有技术人员针对封装用的接合铜线改良，请参阅中国台湾发明专利公开第 201207129号所公开的"封装用之接合铜线及其制造方法"，其中公开一种封装用的接合铜 线，成分包括有银（Ag)、添加物、以及铜（Cu);其中，银含量0. 1?3wt%;添加物是至少一选 自由镍（Ni)、钼（Pt)、钯（Pd)、锡（Sn)、及金（Au)所组成的群组，且添加物的含量是0. 1? 3wt % ;再者，铜与银共晶相体积率占全部体积的0. 1?8%，且接合铜线抗拉强度250MPa 以上，导电率在70% IACS以上；借此，不仅使得阻抗和传统金线相当或甚至更低（> 70% IACS)，可达到更佳导电率，且硬度适中并易于焊接，更能进行球型焊接，于耐热循环的严苛 条件下亦能使用。
[0003] 然而，上述接合铜线虽能满足成本与焊接的要求，但却有易氧化、寿命短的缺点， 因此有技术人员进一步借由一表面涂层，其能为集成电路封装，提供更佳的引线接合性能； 请参阅中国台湾发明专利公告第480292号所公开的"适用于引线接合之钯表面涂层及形 成钮表面涂层之方法"，其表面涂层是形成于一基板之上，包含一钮层与一种或多种材料 层；该一种或多种材料层是夹在基板与钯层之间；当至少一种材料的硬度少于250 (KHN50) 时，该钯层的硬度少于大约500 (KHN50);其中该钯层的厚度最好大于0. 075微米，以避免氧 化物在其下材料层上形成；上述的基板材料可包含有铜或铜合金，借由镀钯铜线来取代金 线，不但可以节省约七成的材料成本，而且镀钯铜线被使用时的可靠度（如耐高温、高湿能 力）也能符合要求；此外，亦请一并参阅新日铁高新材料股份有限公司与日铁微金属股份 有限公司所申请一系列有关半导体装置用合接线的中国台湾发明专利，公告第1342809所 公开的"半导体装置用合接线"、公告第1364806所公开的"半导体装置用合接线"、公告第 1364806所公开的"半导体用接合导线"、公开第201107499的"半导体用铜合金接合线"、公 开第201140718的"半导体用铜接合线及其接合构造"以及公开第201230903的"复数层铜 接合线的接合构造";上述现有申请案的接合线结构大都是于一芯材（可为铜、金、银等金属 所构成）表面设有一表皮层（可为钯、钌、铑、钼，以及银所构成），导致上述的接合线于实际 实施使用时常产生下述缺点：(a)因镀钯铜线（芯材）的表面具有一钯层（表皮层），使得 硬度偏高，且工序电流不易控制，常导致镀钯层厚度不均，造成封装过程整体产出率差、优 良率偏低；(b)铜或铜合金镀上钮层于烧球成型（electric frame off, EFO)时，因表面的 钯层使得成球（free air ball，FAB)的球心硬度过硬，造成焊球上方颈部的强度不足，于引 线接合（wire bonding，WB)后，常发生颈部断裂问题，进而导致接合界面剥离的问题发生； (c)铜或铜合金上形成的表面涂层在高温下（160°C，24小时）的保存试验不佳，易导致表面 起泡的现象，造成接合强度降低，由可靠性的观点来看，存有问题；以及（d)成球后，钯元素 几乎于颈部区域偏析，对抑制金属间化合物（Intermetallic Compound, IMC)成长不显。
【发明内容】
[0004] 本发明主要目的为提供一种固相扩散反应铜钯合金线的制备方法，
[0005] 本发明的另一目的为提供一种以上述制备方法制得的半导体封装铜钯合金线。
[0006] 为了实现上述目的，一方面，本发明提供一种固相扩散反应铜钯合金线的制备方 法，包括有下述步骤：
[0007] 步骤一：准备铜或铜合金所制成的芯线；
[0008] 步骤二：将含钯被覆层形成于该芯线的表面；以及
[0009] 步骤三：将具含钯被覆层的芯线进行真空热处理，使该含钯被覆层完全扩散至该 芯线的基体上，并于该芯线的组织中形成均匀铜钯合金层。
[0010] 如本发明所述的固相扩散反应铜钯合金线制造方法，其中该含钯被覆层是以溅 镀、蒸镀或沉积的方式形成于该芯线的表面。
[0011] 如本发明所述的固相扩散反应铜钯合金线制造方法，其中该真空热处理的温度范 围介于300°C?500°C之间，且处理时间为1?3小时之间。
[0012] 如本发明所述的固相扩散反应铜钯合金线制造方法，其中该含钯被覆层的厚度 彡120纳米。
[0013] 具体说，本发明的固相扩散反应铜钯合金线制造方法，主要包含有下述步骤：首 先，准备一铜或铜合金所制成的芯线；接着，将含钯被覆层以例如溅镀、蒸镀或沉积的方式 形成于芯线的表面；最后，将上述芯线进行真空热处理，使含钯被覆层完全扩散至芯线的基 体（matrix)上，并于芯线的组织中形成均匀铜钯合金层；借此，以真空热处理工序将含钯 被覆层完全扩散至芯线基体上，使得所制备的半导体封装铜钯合金线于烧球成型后，不仅 符合真圆度的要求，且亦具有较佳的球心硬度以及颈部降伏强度，并于引线接合封装工序 后产生较优异的界面接合抗拉强度；此外，所制备的铜钯合金线亦可通过严苛的高温保存 试验，提升铜钯合金线后续的烧球成型以及打线处理工序的可靠度。
[0014] 再者，于上述的制备步骤中，真空热处理的温度范围介于300°C?500°C之间，且 处理时间为1?3小时之间；此外，形成于芯线表面的含钯被覆层的厚度< 120纳米。
[0015] 另一方面，本发明提供一种以上述制备方法制得的半导体封装铜钯合金线；
[0016] 如本发明所述的固相扩散反应铜钯合金线，其中铜钯合金线于烧球成型后的球心 硬度 < 50Hvl。
[0017] 如本发明所述的固相扩散反应铜钯合金线，其中铜钯合金线于烧球成型后的颈部 降伏强度彡140MPa。
[0018] 如本发明所述的固相扩散反应铜钯合金线，其中铜钯合金线于烧球成型、引线处 理后，其界面接合的抗拉强度> 7. 0g。
[0019] 具体说，本发明的以上述制备方法制得的半导体封装铜钯合金线，其中，固相扩散 反应铜钯合金线于烧球成型后的球心硬度彡50Hvl，且颈部降伏强度彡140MPa ;而铜钯合 金线于烧球成型、打线处理后，其界面接合的抗拉强度> 7. 0g ;借此，本发明的半导体封装 铜钯合金线具有良好的焊接成球性与接合性，符合市场殷切需求的产出率以及优良率。
[0020] 本发明与现有技术相较之下，本发明具有以下优点：
[0021] 本发明的固相扩散反应铜钯合金线具有较佳的球心硬度、颈部降伏强度以及界面 接合抗拉强度，进而提高整体产出率与优良率，同时可通过较严苛的高温保存试验，提升铜 钯合金线后续的烧球成型以及引线处理工序的可靠度，使得本发明的铜钯合金线具有良好 的焊接成球性与接合性者。
【专利附图】
【附图说明】
[0022] 图1 :本发明固相扩散反应铜钯合金线其制备方法步骤流程图；
[0023] 图2 :本发明步骤二完成后，含钯被覆层形成于芯线表面的显微镜照片图；
[0024] 图3 :本发明步骤三完成后，含钯被覆层完全扩散至芯线基体的显微镜照片图；
[0025] 图4 :本发明的铜钯合金线于烧球成型后，测试颈部降伏强度示意图；
[0026] 图5 :本发明的铜钯合金线于烧球成型、打线处理后，测试界面接合抗拉强度示意 图；
[0027] 图6 :传统镀钯合金线（接合线）表面起泡的显微镜照片图，其为未进行真空热处 理的镀钯合金线（接合线）于160°C进行24小时的保存试验；
[0028] 图7 :本发明铜钯合金线的显微镜照片图，其为进行真空热处理的铜钯合金线于 160°C进行24小时保存试验；
[0029] 符号说明：
[0030] S1步骤一 S2步骤二
[0031] S3步骤三 1铜钯合金线
[0032] 2零件表面 3固定装置
[0033] 4拉伸装置
[0034] 11焊球 12颈部。
【具体实施方式】
[0035] 本发明的目的及其结构功能上的优点，将依据附图所示的结构，配合具体实施例 予以说明，旨在帮助阅读者更好地理解本发明的实质和特点，不作为对本案可实施范围的 限定。
[0036] 首先，本发明制造方法所制成的固相扩散反应铜钯合金线可例如适用于印刷电路 板的电路、1C封装、ΙΤ0基板、1C卡等的电子工业零件的端子或电路表面；请参阅图1所示， 为本发明固相扩散反应铜钯合金线的制备方法步骤流程图，包括有下述步骤：
[0037] 步骤一：准备一铜或铜合金所制成的芯线；
[0038] 步骤二：将一含钯被覆层形成于芯线的表面；其中，含钯被覆层可以溅镀、蒸镀或 沉积的方式形成于芯线的表面，在此并不限定；再者，含钯被覆层的厚度较佳是< 120纳 米；以及
[0039] 步骤三：将具含钯被覆层的芯线进行真空热处理，使含钯被覆层完全扩散至芯线 的基体上，并于芯线的金相组织中形成均匀铜钯合金层，亦即于芯线表面无现有技术中所 述的表皮层；其中，真空热处理的温度范围可介于300°C?500°C之间，且处理时间为1?3 小时之间。
[0040] 接着，为进一步说明本发明的目的、特征以及所达成的功效，以下列举本发明所制 备出固相扩散反应铜钯合金线一些具体实际实施例，并进一步证明本发明的制造方法可实 际应用的范围，但不以任何形式限制本发明的范围：首先，准备一线径(φ)为20 μ m的铜芯 线；接着，于芯线表面镀上一厚度分别为30纳米、70纳米以及120纳米的含钯被覆层，请 参阅图2所示，是含钯被覆层形成于芯线表面的显微镜照片图；然后，将此3种样品分别于 250°C?500°C的不同温度下进行2小时的真空热处理，下表1所示为芯线表面残留的含钯 被覆层厚度的结果整理表：
【权利要求】
1. 一种固相扩散反应铜钯合金线制造方法，包括有下述步骤： 步骤一：准备铜或铜合金所制成的芯线； 步骤二：将含钯被覆层形成于该芯线的表面；以及 步骤三：将具含钯被覆层的芯线进行真空热处理，使该含钯被覆层完全扩散至该芯线 的基体上，并于该芯线的组织中形成均匀铜钯合金层。
2. 如权利要求1所述的固相扩散反应铜钯合金线制造方法，其中该含钯被覆层是以溅 镀、蒸镀或沉积的方式形成于该芯线的表面。
3. 如权利要求1所述的固相扩散反应铜钯合金线制造方法，其中该真空热处理的温度 范围介于300°C?500°C之间，且处理时间为1?3小时之间。
4. 如权利要求1所述的固相扩散反应铜钯合金线制造方法，其中该含钯被覆层的厚度 彡120纳米。
5. -种使用权利要求1至4任一项所述方法制备的固相扩散反应铜钯合金线。
6. 如权利要求5所述的固相扩散反应铜钯合金线，其中铜钯合金线于烧球成型后的球 心硬度< 50Hvl。
7. 如权利要求5所述的固相扩散反应铜钯合金线，其中铜钯合金线于烧球成型后的颈 部降伏强度彡140MPa。
8. 如权利要求5所述的固相扩散反应铜钯合金线，其中铜钯合金线于烧球成型、引线 处理后，其界面接合的抗拉强度> 7. 0g。
【文档编号】C23C14/58GK104060281SQ201310090594
【公开日】2014年9月24日 申请日期:2013年3月21日 优先权日:2013年3月21日
【发明者】吕传盛, 洪飞义 申请人:吕传盛, 洪飞义, 风青实业股份有限公司