电子装置及其制造方法

专利名称：电子装置及其制造方法
技术领域：
本发明涉及一种电子装置及其制造方法，特别涉及将MEMS (微电
气机械系统)等的功能元件配置在形成于基板上的空洞部中的电子装置 的结构及其制造方法。
背景技术：
一般，己知有将MEMS等的功能元件配置在形成于基板上的空洞部 中的电子装置。例如，微型振子、微型传感器、微型致动器等MEMS， 需要以能够使微小结构体振动、变形及进行其他动作的状态来配置，所 以以可以动作的状态收纳在空洞内(例如，参照下述专利文献1和2)。
但是，关于形成上述空洞的方法，己经知道专利文献1公开的以下 方法，在一方基板的表面上形成微小机械元件后，在真空室内通过O型 环将一方基板与另一方基板接合，然后向O型环的外侧填充密封剂。
此外，关于其他方法，已经知道专利文献2公开的以下方法，在基 板上形成MEMS结构体，在其上形成牺牲层后，形成具有贯通孔的第l 密封部件，通过该第l密封部件的贯通孔去除牺牲层，使MEMS结构体 的可动部释放(release),最后利用CVD膜等第2密封部件覆盖第1密 封部件的贯通孔来封闭。
专利文献1日本特开2005—297180号公报
专利文献2日本特开2005 —123561号公报
但是，在前述的将两个基板贴合的方法中，需要密封用的专用基板， 所以材料成本增加，并且即使使用普通的半导体制造技术来形成微小机 械元件，也需要将基板彼此贴合的特殊工艺，所以使用半导体制造技术 的优点被抹杀，存在制造成本增大的问题。
此外，专利文献2提出了使用具有前述贯通孔的第1密封部件和封
闭贯通孔的第2封闭部件的方法，但专利文献2基本上只公开了单独制
造MEMS结构体的情况的说明，对于将MEMS结构体与电子电路一体 化来制造时的结构和制造方法，未做任何提示。通常，提高MEMS结构 体与电子电路的结构一体化和在共同步骤中制造MEMS结构体与电子电 路是很困难的，需要利用与电子电路的制造工艺不同的其他工艺来制造 MEMS结构体，所以既不能降低制造成本，两个工艺也在技术上互相影 响，推测只能给MEMS结构体和电子元件的性能带来不良影响。

发明内容
本发明就是为了解决上述问题而提出的，其目的在于，通过使配置 在基板上的空洞内的功能结构体与电子电路髙度一体化，来实现小型化 的电子装置，并且可以与电子电路并行地制造配置在基板上的空洞内的 功能结构体，由此降低制造成本。
鉴于上述情况，本发明提供一种电子装置，其具有基板；构成形 成于该基板上的功能元件的功能结构体；和对配置了该功能结构体的空 洞部进行划分的覆盖结构，所述电子装置的特征在于，所述覆盖结构包 括层间绝缘膜和布线层的层叠结构，所述层叠结构在所述基板上形成为 包围所述空洞部的周围，所述覆盖结构中的从上方覆盖所述空洞部的上 方覆盖部由配置在所述功能结构体的上方的所述布线层的一部分构成。
根据本发明，对收纳功能结构体的空洞部进行划分的覆盖结构包括 层间绝缘膜和布线层的层叠结构，而且从上方覆盖空洞部的上方覆盖部 由布线层的一部分构成，由此可以使对收纳功能结构体的空洞部进行划 分的覆盖结构与电子电路在结构上高度一体化，并且能够容易使功能结 构体的制造工艺与电子电路的制造工艺共同化，所以能够实现电子装置 的小型化，并且能够降低制造成本。另外，上方覆盖部由布线层的一部 分即导电性材料构成，由此可以降低功能结构体与外部之间的电磁相互 作用。
在本发明中，优选所述上方覆盖部包括具有面对所述空洞部的贯 通孔的第1覆盖层；和封闭该第1覆盖层的所述贯通孔的第2覆盖层，
所述第1覆盖层由所述布线层的一部分构成。这样，可以通过第1覆盖
层的贯通孔去除功能结构体的周围，并释放(release)可动部，然后通过 形成封闭贯通孔的第2覆盖层，可以封闭空洞部。
并且，本发明的另一电子装置具有基板；构成形成于该基板上的 功能元件的功能结构体；和对配置了该功能结构体的空洞部进行划分的 覆盖结构，所述电子装置的特征在于，所述覆盖结构包括层间绝缘膜和 布线层的层叠结构，所述层叠结构在所述基板上形成为包围所述空洞部 的周围，在所述覆盖结构中的从周围覆盖所述空洞部的周围覆盖部上设 有包围壁，该包围壁由具有包围所述空洞部的平面形状的所述布线层的 一部分形成。
根据本发明，对收纳功能结构体的空洞部进行划分的覆盖结构包括 层间绝缘膜和布线层的层叠结构，而且在从周围覆盖空洞部的周围覆盖 部设有由布线层的一部分形成的包围壁，由此可以使对收纳功能结构体 的空洞部进行划分的覆盖结构与电子电路在结构上高度一体化，并且能 够容易使功能结构体的制造工艺与电子电路的制造工艺共同化，所以能 够实现电子装置的小型化，并且能够降低制造成本。利用布线层的一部 分即导电性材料，形成具有包围空洞部的平面形状的包围壁，由此可以降 低功能结构体与外部之间的电磁相互作用，并且能够利用包围壁来限定功 能结构体在释放工序中的蚀刻范围，所以能够容易实现空洞部的小型化。
在本发明中，优选所述周围覆盖部具有与所述功能结构体为相同层 相同材质的、构成为包围所述空洞部的形状的下部包围壁，所述包围壁 配置在该下部包围壁的上方。这样，在周围覆盖部中上下地配置下部包 围壁和包围壁，由此能够进一步降低上述的电磁相互作用，也更容易实 现空洞部的小型化。
在本发明中，优选所述包围壁沿着所述下部包围壁的整周与所述下 部包围壁连接。这样，下部包围壁和包围壁在上下方向上一体化，所以 能够进一步降低上述的电磁相互作用，也更容易实现空洞部的小型化。
另外，本发明提供一种电子装置的制造方法，该电子装置具有基 板；构成形成于该基板上的功能元件的功能结构体；和对配置了该功能 结构体的空洞部进行划分的覆盖结构，所述电子装置的制造方法的特征 在于，该制造方法包括与牺牲层一起形成所述功能结构体的结构体形 成工序；在所述功能结构体上形成层间绝缘膜的绝缘膜形成工序；在所 述层间绝缘膜上形成布线层，将该布线层的一部分作为覆盖所述功能结 构体的上方并具有贯通孔的第1覆盖层的布线形成工序；通过所述第1 覆盖层的所述贯通孔，去除所述功能结构体上的所述层间绝缘膜(位于 层间绝缘的功能结构体的上方的部分)和所述牺牲层的释放(release)工 序；以及形成封闭所述第1覆盖层的所述贯通孔的第2覆盖层的覆盖工序。
并且，本发明提供另一种电子装置的制造方法，该电子装置具有-基板；构成形成于该基板上的功能元件的功能结构体；和对配置了该功 能结构体的空洞部进行划分的覆盖结构，所述电子装置的制造方法的特 征在于，该制造方法包括与牺牲层一起形成所述功能结构体的结构体 形成工序；在所述功能结构体上形成层间绝缘膜的绝缘膜形成工序；在 所述层间绝缘膜上形成布线层，将该布线层的一部分作为具有包围所述 功能结构体的平面形状的包围壁的布线形成工序；在所述功能结构体的 上方形成具有贯通孔的第1覆盖层的第1覆盖工序；通过所述第1覆盖 层的所述贯通孔，去除所述功能结构体上的所述层间绝缘膜(位于层间 绝缘的功能结构体的上方的部分)和所述牺牲层，保留所述包围壁的释 放工序；以及形成封闭所述第1覆盖层的所述贯通孔的第2覆盖层的第2 覆盖工序。
在本发明中，在所述结构体形成工序中，优选同时形成所述功能结 构体、和以包围所述功能结构体的形状支撑所述包围壁的下部包围壁。


图1是表示实施方式的制造工序的概要工序剖面图。 图2是表示实施方式的制造工序的概要工序剖面图。 图3是表示实施方式的制造工序的概要工序剖面图。 图4是表示实施方式的制造工序的概要工序剖面图。 图5是表示实施方式的制造工序的概要工序剖面图。
图6是表示实施方式的制造工序的概要工序剖面图。 图7是表示实施方式的制造工序的概要工序剖面图。
图8是实施方式的完成状态的概要纵剖面图。 图9是表示实施方式的平面形状的局部俯视图。 图10是表示实施方式中向第1覆盖层的贯通孔堆积第2覆盖层的层 叠状况的局部放大剖面图。
图11是表示另一电子装置的结构的纵剖面图。 图12是表示不同电子装置的结构的纵剖面图。
标号说明
l基板；2牺牲层；3功能层；3XMEMS结构体(功能结构体)；3Y 下部包围壁；4层间绝缘膜；4a、 6a开口部；5布线层；5Y包围壁；6 层间绝缘膜；7 (布线层)；7Y第1覆盖层；7a贯通孔；8保护膜；9第 2覆盖层。
具体实施例方式
以下，参照附图具体说明本发明的实施方式。首先，说明本发明涉 及的电子装置的制造方法。图1 图8是表示本发明涉及的电子装置的制 造方法的概要工序图。
首先，准备由图l所示的半导体基板等构成的基板l。关于基板l， 最优选硅基板等半导体基板，但是也可以使用陶瓷基板、玻璃基板、蓝 宝石基板、金刚石基板、合成树脂基板等各种基板。在使用半导体基板 时，可以在基板1上预先形成预定的半导体集成电路，或者在合适的工 序中途形成预定的半导体集成电路(未图示，例如MOS晶体管等)。在 本实施方式的制造方法中，使用在基板1的表层部具有合适的杂质区域 (未图示)的半导体基板。并且，设定以下制造方法，在该半导体基板 上形成合适的布线结构，总体上通过CMOS工艺形成电子装置(半导体 集成电路)。
在本实施方式中，在基板1的表面上形成牺牲层2。该牺牲层2例 如可以利用氧化硅膜、PSG (掺磷的玻璃)膜等构成，利用CVD法、溅
射法等形成。在图示例中，在牺牲层2的合适部位，通过使用利用光刻 法等形成的图形掩模进行蚀刻的方法等合适的图形形成处理，形成用于
形成后述的MEMS结构体的支撑部的开口 2a。
然后，如图2所示，在上述牺牲层2上形成由导电性硅膜(进行了 掺杂的多晶硅)等构成的功能层3。该功能层3通过按照上面所述形成的 开口 2a连接至基板1 (例如形成于基板1的未图示的下部电极等)。功能 层3通过溅射法或CVD法等形成。并且，通过利用合适的图形形成方法 将该功能层3图形化，如图3所示形成功能结构体即MEMS结构体3X。 在此，说明MEMS结构体3X构成为单层的情况，但实际上也可以利用 两层以上的层叠结构形成。
另外，在图示例中，设有在中央下部具有与牺牲层2的开口 2a对应 的支撑部的振动板形状的MEMS结构体3X，但省略对置电极等的图示。 并且，图示例不是准确地表现实际结构，仅是示意地表示MEMS结构体。 作为MEMS结构体，可以形成具有疏齿状、梁状、圆盘状等各种平面图 形的可动部。并且，可以形成被用作振子的MEMS结构体、被用作致动 器的MEMS结构体、被用作传感器MEMS结构体等构成为具有任意功 能的元件的MEMS结构体。
并且，除MEMS结构体3X外，也可以是除MEMS以外的用于构成 石英振子、SAW (表面声波)元件、加速度传感器、陀螺仪等各种功能 元件的功能结构体。即，本发明的功能元件只要具有可以配置在空洞部 中的功能结构体，则可以是任意功能结构体。在此，功能结构体也可以 只构成功能元件的一部分。
在本实施方式中，与上述MEMS结构体3X同时形成构成为平面地 包围该MEMS结构体3X的下部包围壁(引导环)3Y。下部包围壁3Y 形成为与MEMS结构体3X为同层且相同材质，通过将功能层3图形化， 可以与MEMS结构体3X同时形成。下部包围壁3Y的平面形状在图示 例中为四边形(正方形)状，但只要是包围MEMS结构体3X的闭合形 状，则可以是圆形、多边形等任意形状。下部包围壁3Y优选是在去除上 述牺牲层2和后述层间绝缘膜的释放工序中实质上不被去除的材料(换
言之，释放工序的去除方法是在应该被去除的材料和下部包围壁3Y之间 可以进行选择的方法)，另外更优选是导电性材料。关于该导电性材料， 例如可以列举导电性半导体(被高浓度掺杂的半导体)，例如聚硅或金属 材料等。
然后，按照图4所示，在MEMS结构体3X和下部包围壁3Y上依 次形成由氧化硅(例如TEOS:以正硅酯乙酯(tetraethylorthosilicate)等 为原料气体的CVD膜)等绝缘体构成的层间绝缘膜4、由铝等导电体构 成的布线层5、由氧化硅等绝缘体构成的层间绝缘膜6。该层叠结构通过 与普通的CMOS工艺相同地工艺形成。该层叠结构最终构成用于对收纳 MEMS结构体3X的空洞部进行划分的覆盖结构。并且，布线层5的一 部分形成为通过用于与上层结构导电连接的通孔6a而露出的状态。另外， 层间绝缘膜4、布线层5和层间绝缘膜6这种层叠结构的层叠数量根据需 要适当设定。例如，在实际的CMOS工艺中，有时分别通过层间绝缘膜 层叠更多的布线层。
在本实施方式的情况下，在层间绝缘膜4上形成露出上述下部包围 壁3Y的开口部4a，在该开口部4a内形成布线层5的一部分，由此形成 具有包围MEMS结构体3X的平面形状的包围壁(引导环)5Y。虽然图 4中没有示出包围壁5Y之外的其他布线层5，但实际上以形成预定的布 线图形的方式形成有布线层5，其一部分成为图示的包围壁5Y。但是， 优选该包围壁5Y不与其他的布线图形导电连接。在此，包围壁5Y与上 述下部包围壁3Y相同，具有圆形、多边形等包围MEMS结构体3X的 闭合平面形状。该情况时，上述开口部4a和通过其内部的包围壁5Y的 连接部分为包围MEMS结构体3X的闭合形状，由此下部包围壁3Y与 包围壁5Y形成为一体的侧壁。
另外，在图示例中，布线层5是单层，但也可以通过未图示的层间 绝缘膜来层叠多个布线层5，该情况时，包围壁5Y也是多层。在此，优 选多个包围壁5Y通过层间绝缘膜的开口部相连接。尤其是该开口部自身 和通过其内部的包围壁的连接部分形成为包围MEMS结构体3X的闭合 形状，由此多个包围壁5Y形成为一体的侧壁。
然后，按照图5所示，在层间绝缘膜6上形成由铝等构成的导体层
7，通过将该导体层7图形化，可以形成未图示的布线层7，关于该布线 层7的一部分，如图6所示形成第1覆盖层7Y。在此，第1覆盖层7Y 被配置成为覆盖MEMS结构体3X的上方。并且，在本实施方式中，在 第l覆盖层7Y中形成有多个贯通孔7a。在图示例中，贯通孔7a纵横排 列，整体上第1覆盖层7Y的一部分形成为网眼状。在将导体层7图形化 时同时形成贯通孔7a。因此，制造工艺与不形成第1覆盖层7Y时(即 只形成未图示的布线层7的布线图形时)没有任何变化。
在此，第1覆盖层7Y通过上述开口部6a与上述包围壁5Y连接。 特别优选上述开口部6a形成为包围MEMS结构体3X的闭合形状，通过 上述开口部6a中的第1覆盖层7Y相对包围壁5Y的连接部分也形成为 包围MEMS结构体3X的闭合形状。
如上所述，在利用下部包围壁3Y、包围壁5Y和第1覆盖层7Y形 成一体的侧壁10Y时，MEMS结构体3X被基板1、侧壁10Y和第1覆 盖层7Y从下方、上方和侧方完全包围。
另外，优选向下部包围壁3Y、包围壁5Y和第1覆盖层7Y，或者向 使它们成为一体的上述侧壁IOY，分别提供预定的电位，或一体地提供 预定的电位(例如接地单位)。由此，可以使MEMS结构体3X与外部电 磁屏蔽或一定程度上屏蔽，随着对MEMS结构体3X的屏蔽度的提高， 可以降低MEMS结构体3X与外部之间的电磁相互作用。
然后，按照图7所示，通过贯通孔7a去除位于MEMS结构体3X的 周围的层间绝缘膜6、层间绝缘膜4和牺牲层2，形成收纳MEMS结构 体3X的空洞部S (释放工序)。在此，通过贯通孔7a的层间绝缘膜6、 层间绝缘膜4和牺牲层2的去除，可以通过采用氢氟酸(HF)或缓冲氢 氟酸(BHF)等的湿式蚀刻、或采用氢氟酸类气体(蒸气)等的干式蚀 刻等进行该去除。这种蚀刻方法是各向同性蚀刻，所以即使通过较小的 贯通孔7a，也能够容易实现MEMS结构体3X的释放。
上述蚀刻方法对于MEMS结构体3X、下部包围壁3Y、包围壁5Y 和第1覆盖层7Y实质上不发挥去除性能，所以即使完全去除位于MEMS结构体3X周围的层间绝缘膜6、层间绝缘膜4和牺牲层2，也可以防止 空洞部S向下部包围壁3Y和包围壁5Y的外侧扩散。在此，在释放工序 结束时，充分清洗空洞部S。例如，在水洗空洞部S后，使用置换法等彻 底去除水分。另外，下部包围壁3Y、包围壁5Y和第1覆盖层7Y的下 部构成上述周围覆盖部。
然后，按照图8所示，在层间绝缘膜6、第1覆盖层7Y及与其同时 形成的布线层7的其他部分(未图示)上，形成由氧化硅、氮化硅、树 脂材料等构成的保护膜8。关于该保护膜8，可以使用氮化硅、绝缘抗蚀 剂等表面保护膜(钝化膜)。并且，通过干式蚀刻等在保护膜8上形成开 口部8a，使上述第1覆盖层7Y和上述布线层的一部分露出，形成导电 连接用的焊盘部。并且，在保护膜8上与开口部8a同时形成开口部8b， 通过该开口部8b，使第1覆盖层7Y中的位于MEMS结构体3X上方的 部分(形成有贯通孔7a的区域)露出。另外，关于保护膜8的形成及图 形化，只要保护膜8是能够承受释放工序的蚀刻的材料，或者只要在保 护膜8的表面上形成有抗蚀剂等掩模，则也可以在上述释放工序之前进 行保护膜8的形成及图形化。
最后，在第1覆盖层7Y上形成第2覆盖层9，由此封闭贯通孔7a 并密封上述空洞部S。该第2覆盖层9优选利用CVD法、溅射法等气相 生长法形成。因为这样可以直接在减压状态下将空洞部S密封。关于利 用气相生长法形成的第2覆盖层9，例如可以列举氧化硅或氮化硅等绝缘 体(CVD法)、或者A1、 W、 Ti等金属及其他导电性材料(溅射法)等。
另外，在该工序中，在利用金属及其他导电性材料形成第2覆盖层 9时，也可以保留在开口部8a上成膜的部分，由此形成连接焊盘。并且， 上述的上方覆盖部由第1覆盖层7Y和第2覆盖层9构成。
图9是上述电子装置的局部俯视图。如该图所示，优选设于第1覆 盖层7Y的贯通孔7a的大小形成为既可在释放工序中进行蚀刻，又容易 被上述第2覆盖层9封闭。例如，圆换算直径为1 10pm，特别是3 5pm 左右。并且，基于和上述相同的理由，优选贯通孔7a是近似于圆形或正 多边形的形状(在图示例中为正方形)。 另外，优选贯通孔7a形成于从MEMS结构体3X的正上方位置偏移 的位置上。在图示例中，构成为贯通孔7a位于相对MEMS结构体3X在 平面方向上仅偏移间隔G的位置上。这样，在形成第2覆盖层9时等， 可以避免第2覆盖层9等的材料附着在MEMS结构体3X上等不良情况。 间隔G因第2覆盖层9等的形成方法而不同，但只要是利用上述的气相 生长法形成的，则优选最小为0.5(im左右，现实中为0.5 5.0pm左右。
图10是放大表示第1覆盖层7Y的贯通孔7a的形成部分的局部放大 剖面图。贯通孔7a的孔形状是任意的，通过按照图示例那样使贯通孔7a 的内表面7b形成为向外侧(图示上侧)倾斜的面，则在第2覆盖层9的 成膜时容易封闭贯通孔7a。另外，在图示例中，上述倾斜的内表面7b在 第1覆盖层7Y的整个厚度方向上形成，但也可以只形成于该厚度方向的 局部范围内。
在本实施方式的电子装置中，具有使层间绝缘膜4、 6和布线层5、 7的层叠结构包围收纳MEMS结构体3X的空洞部S的覆盖结构，利用 该覆盖结构对上述空洞部S进行划分，由上述布线层的一部分构成覆盖 在该空洞部S上的第1覆盖层7Y，由此可以提高与需要上述层叠结构的 电子电路的一体化程度，可以实现电子装置的小型化，并且抑制制造成 本。尤其是覆盖MEMS结构体3X的第1覆盖层7Y利用由布线层的一 部分构成的导电性材料构成，从而可以降低与外部的电磁相互作用。该 情况时，如果第2覆盖层9也利用导电性材料构成，当然更加适合。
并且，在上述覆盖结构中，利用布线层的一部分来设置构成为具有 包围MEMS结构体3X的闭合平面形状的包围壁5Y，由此与上述相同， 可以提高与需要上述层叠结构的电子电路的一体化程度，可以实现电子 装置的小型化，并且抑制制造成本。尤其通过具有包围壁5Y，可以抑制 释放工序时的侧蚀刻的范围，所以容易实现收纳MEMS结构体3X的空洞 部S的小型化，并且由于利用由布线层的一部分构成的导电性材料构成的 包围壁5Y的存在，可以降低MEMS结构体3X与外部的电磁相互作用。
在上述结构中， 一体的侧壁IOY形成为包围MEMS结构体3X，由 此可以完全地平面地限定释放工序中的去除范围，所以能够进一步实现 空洞部S的小型化。并且，如果该侧壁10Y全部利用导电性材料构成，
则基于MEMS结构体3X的导电体的屏蔽度进一步提高，能够进一步降 低MEMS结构体3X与外部的电磁相互作用。尤其通过将侧壁IOY和第 1覆盖层7Y连接，可以进一步提高MEMS结构体3X的电磁屏蔽效果。 图11表示将上述保护膜8用作第2覆盖层的示例。该情况时，优选 第2覆盖层8利用绝缘体构成。这样，通过兼作为保护膜和第2覆盖层， 可以削减工艺数(不需要上述第2覆盖层9的成膜及图形化)，所以能够 进一步降低制造成本。
图12表示利用上述布线层5的一部分构成覆盖MEMS结构体3X的 上方并具有贯通孔5a的第3覆盖层5Z的示例。在此，第3覆盖层5Z构 成为与第1覆盖层7Y的贯通孔7a平面地重合，而且贯通孔5a与第1覆 盖层7Y平面地重合。g卩，通过贯通孔7a露出的平面区域被第3覆盖层 5Z覆盖，通过贯通孔5a露出的平面区域被第l覆盖层7Y覆盖，例如在 利用气相生长法成膜第2覆盖层9时，也能够防止第2覆盖层9的材料 附着在MEMS结构体3X上。因此，如在图9中说明的那样，不需要进 行使MEMS结构体3X的平面范围与贯通孔7a的开口范围平面地偏移的 设置。该情况时，上述上方覆盖部由第1覆盖层7Y、第2覆盖层9和第 3覆盖层5Z构成。
另外，本发明的电子装置及其制造方法不限于上述图示例，当然可 以在不脱离本发明宗旨的范围内进行各种变更。
例如，在上述实施方式中，在半导体基板上实施与CMOS工艺相同 的半导体制造工序，形成构成致动器、振子、高频滤波器等作为功能元 件的MEMS元件的MEMS结构体3X，但是，本发明不限于具备MEMS 元件的装置，也可以适用于具有石英振子、SAW元件、加速度传感器、 陀螺仪传感器等MEMS元件之外的各种功能元件的装置。
并且，在上述实施方式中，构成使功能元件与半导体集成电路为一 体的半导体装置，但也可以使用半导体基板之外的基板，或者将半导体 电路之外的其他电子电路与功能元件连接。
权利要求
1.一种电子装置，其具有基板；构成形成于该基板上的功能元件的功能结构体；和对配置了该功能结构体的空洞部进行划分的覆盖结构，所述电子装置的特征在于，所述覆盖结构包括层间绝缘膜和布线层的层叠结构，所述层叠结构在所述基板上形成为包围所述空洞部的周围，所述覆盖结构中的从上方覆盖所述空洞部的上方覆盖部由配置在所述功能结构体的上方的所述布线层的一部分构成。
2，根据权利要求l所述的电子装置，其特征在于，所述上方覆盖部 包括具有面对所述空洞部的贯通孔的第1覆盖层；和封闭该第1覆盖 层的所述贯通孔的第2覆盖层，所述第1覆盖层由所述布线层的一部分 构成。
3. —种电子装置，其具有基板；构成形成于该基板上的功能元件 的功能结构体；和对配置了该功能结构体的空洞部进行划分的覆盖结构， 所述电子装置的特征在于，所述覆盖结构包括层间绝缘膜和布线层的层叠结构，所述层叠结构 在所述基板上形成为包围所述空洞部的周围，在所述覆盖结构中的从周围覆盖所述空洞部的周围覆盖部上设有包 围壁，该包围壁由具有包围所述空洞部的平面形状的所述布线层的一部 分形成。
4. 根据权利要求3所述的电子装置，其特征在于，所述周围覆盖部 具有与所述功能结构体为相同层相同材质的、构成为包围所述空洞部的 形状的下部包围壁，所述包围壁配置在该下部包围壁的上方。
5. 根据权利要求4所述的电子装置，其特征在于，所述包围壁沿着 所述下部包围壁的整周与所述下部包围壁连接。
6. —种电子装置的制造方法，该电子装置具有基板；构成形成于 该基板上的功能元件的功能结构体；和对配置了该功能结构体的空洞部 进行划分的覆盖结构，所述电子装置的制造方法的特征在于，该制造方 法包括与牺牲层一起形成所述功能结构体的结构体形成工序； 在所述功能结构体上形成层间绝缘膜的绝缘膜形成工序； 在所述层间绝缘膜上形成布线层，将该布线层的一部分作为覆盖所述功能结构体的上方并具有贯通孔的第1覆盖层的布线形成工序；通过所述第1覆盖层的所述贯通孔，去除所述功能结构体上的所述层间绝缘膜和所述牺牲层的释放工序；以及形成封闭所述第1覆盖层的所述贯通孔的第2覆盖层的覆盖工序。
7. —种电子装置的制造方法，该电子装置具有基板；构成形成于 该基板上的功能元件的功能结构体；和对配置了该功能结构体的空洞部 进行划分的覆盖结构，所述电子装置的制造方法的特征在于，该制造方 法包括与牺牲层一起形成所述功能结构体的结构体形成工序； 在所述功能结构体上形成层间绝缘膜的绝缘膜形成工序； 在所述层间绝缘膜上形成布线层，将该布线层的一部分作为具有包围所述功能结构体的平面形状的包围壁的布线形成工序；在所述功能结构体的上方形成具有贯通孔的第1覆盖层的第1覆盖工序；通过所述第1覆盖层的所述贯通孔，去除所述功能结构体上的所述 层间绝缘膜和所述牺牲层，保留所述包围壁的释放工序；以及形成封闭所述第1覆盖层的所述贯通孔的第2覆盖层的第2覆盖工序。
8. 根据权利要求7所述的电子装置的制造方法，其特征在于，在所 述结构体形成工序中，与所述功能结构体一起，形成以包围所述功能结 构体的形状来支承所述包围壁的下部包围壁。
全文摘要
本发明提供电子装置及其制造方法。通过使配置在基板上的空洞内的功能结构体与电子电路高度一体化，来实现小型化的电子装置，并且可以与电子电路并行地制造配置在基板上的空洞内的功能结构体，由此降低制造成本。本发明的电子装置具有基板(1)；构成形成于该基板上的功能元件的功能结构体(3X)；和对配置有该功能结构体的空洞部(S)进行划分的覆盖结构，所述电子装置的特征在于，所述覆盖结构包括以包围所述空洞部周围的方式形成于所述基板上的层间绝缘膜(4、6)和布线层(5、7)的层叠结构，所述覆盖结构中的从上方覆盖所述空洞部的上方覆盖部(7Y)由配置在所述功能结构体的上方的所述布线层的一部分构成。
文档编号B81B7/02GK101177234SQ20071016924
公开日2008年5月14日 申请日期2007年11月7日 优先权日2006年11月8日
发明者佐藤彰, 森岳志, 渡边徹, 稻叶正吾 申请人:精工爱普生株式会社