包括接触层的CMOS-MEMS集成装置及制造方法与流程

本发明关于微机电系统(microelectromechanical systems,MEMS)装置，并且更具体地说，是关于包括有接触层的互补式金属氧化物半导体(CMOS)-MEMS集成装置。

背景技术：

CMOS-MEMS后段制程期间，作为化学机械研磨(CMP)之后包覆接触至MEMS表面的需要在MEMS接地表面上进行光微影和图型化的产品，目前是利用多晶贯孔来达成。

CMOS-MEMS后段制程涵盖CMOS与MEMS晶圆黏合之后的所有剩余步骤。对于具有最小CMOS-MEMS后段制程(包含MEMS研磨、CMOS研磨、MEMS侧敷金属及卷带式自动接合(tab)分切)的CMOS-MEMS集成装置，包覆接触部或接触层(接至MEMS衬底的电接触)是通过在之后打线的MEMS衬底接地表面上溅镀诸如铝/铜(Al/Cu)的传导金属来达成。

对于CMOS-MEMS后段制程需要在MEMS或CMOS接地表面上进行光微影及图型化的CMOS-MEMS集成装置，从接地MEMS表面建立包覆接触部具有挑战性，因为在不平坦形貌上图型化已沉积包覆接触部会有所困难。另外，包覆接触部的材料选择也因后段制程中的热预算限制条件而有所限制(如Al/Cu)。已开发并且验证用以为此类产品提供包覆接触部的多晶贯孔制程。多晶贯孔是在黏合至CMOS晶圆之前，先于MEMS晶圆的装置层中形成。多晶贯孔步骤是在为了于MEMS晶圆中形成装置层而进行晶圆薄化之后插置。多晶贯孔步骤之后是蚀刻隔绝体图型、Ge图型及致动器。然而，此多晶贯孔制程需要进行高温退火(～1100℃)来达到驱入和应力松弛，其可能会影响熔融黏合氧化物的特性。因此，需要一种用以克服以上所鉴别问题的系统及方法。本发明解决此一需求。

技术实现要素：

本发明所揭示的是一种用于形成MEMS装置的方法。该MEMS装置包括MEMS衬底及底座衬底。该MEMS衬底包括操作层、装置层及介于之间的绝缘层。本方法包括下列循序步骤：在该装置层上提供隔绝体；穿过该装置层及该绝缘层蚀刻贯孔；在该贯孔内提供接触层，其中该接触层在该装置层与该操作层之间提供电连接；在该隔绝体上提供黏合层；以及将该黏合层黏合至该底座衬底上的接垫。

附图说明

图1为根据一具体实施例的用于提供接触层的程序流程的流程图。

图2A至图2F为绘示图1的程序流程的示意图。

具体实施方式

本发明关于微机电系统(MEMS)装置，并且更具体地说，是关于包括有接触层的互补式金属氧化物半导体(CMOS)-MEMS集成装置。

介绍以下说明使所属技术领域中具有通常知识者能够制作并使用本发明，并且在专利申请及其要件的背景下提供以下说明。所属技术领域中具有通常知识者将轻易明白较佳具体实施例的各种修改、以及本文所述的通用原理及特征。因此，本发明并非意图限制在所示的具体实施例，而是要符合与本文中所述原理及特征一致的最广范畴。

在所述具体实施例中，微机电系统(MEMS)是指一种使用似半导体制程制作并呈现如移动或变形能力的类机械特性的结构或装置类别。MEMS通常(但非一直)与电信号交互作用。MEMS装置包括但不限于陀螺仪、加速仪、地磁仪、压力感测器、以及射频元件。含有MEMS结构的硅晶圆称为MEMS晶圆。

在所述具体实施例中，MEMS装置可指称为实施成微机电系统的半导体装置。MEMS结构可指称为可为更大MEMS装置一部分的任何特征。工程硅绝缘体(engineered silicon-on-insulator,ESOI)晶圆可指称为硅装置层或衬底下方具有凹穴的SOI晶圆。操作晶圆典型是指当作载体使用的较厚衬底，用于硅绝缘体晶圆中的较薄硅装置衬底。操作衬底及操作晶圆可互换。

在所述具体实施例中，凹穴可指称为衬底晶圆中的开口或凹口，而包体可指称为完全包围的空间。黏合室可为进行晶圆黏合制程的一件黏合设备中的包体。黏合室中的气氛决定黏合晶圆中密封的气氛。

另外，根据本发明的系统及方法所描述的RF MEMS装置、感测器、及致动器类别，包括但不限于开关、谐振器及可调的电容器，其气密封并黏合至可使用电容感测与静电、磁性、或压电致动的集成电路。

根据本发明的系统及方法，通过在集成装置的装置层中所形成的贯孔内沉积接触层，而在CMOS-MEMS集成装置中提供接触层。通过使用本系统及方法，在生产CMOS-MEMS集成装置时可当作接触层使用的材料有更多种，而且制程温度主要是由接触层的沉积温度来决定。为了更详细描述本发明的特征，现请搭配附图阅读以下论述。

图1为根据一具体实施例的用于提供接触层的程序流程的流程图。图2A至图2F为绘示图1的程序流程的示意图。请同时参阅图1及图2A至图2E，首先，经由步骤50，在MEMS衬底100的装置层103上提供隔绝体104。图2A展示MEMS衬底100，该MEMS衬底包括操作层101、装置层103及介于其之间的绝缘层102。在本具体实施例中，凹穴109位于MEMS衬底内介于装置层103与操作层101之间的位置。在一具体实施例中，绝缘层102为氧化物层。在一具体实施例中，隔绝体104是在装置层103上进行图型化。其次，在根据一具体实施例的程序中，经由步骤52，穿过装置层103及绝缘层102蚀刻贯孔105。图2B绘示穿过装置层103及氧化物层102蚀刻贯孔105。在一替代具体实施例中，此贯孔蚀刻亦可蚀刻装置层103、氧化物层102、以及穿过操作层101的一部分所构成的堆迭。

其次，经由步骤54，在贯孔105内提供接触层106，其中接触层106在装置层103与操作层101之间提供电连接。在一具体实施例中，接触层106是通过图型化并且蚀刻装置层103来提供。图2C绘示接触层106进行沉积及图型化。接触层106可排齐贯孔105、可填充贯孔105或部分填充贯孔105，端视制程限制条件而定。接触层106的例示性材料包括但不限于多晶硅、铝/铜、钨、钛、氮化钛、铝或锗中的任一者。在一具体实施例中，贯孔105外形可调整(例如：垂直或斜型)成最符合各种沉积方法，包括但不限于化学气相沉积(CVD)、原子层沉积(ALD)以及物理气相沉积(PVD)。另外，接触层106的图型化可通过异向性或等向性蚀刻来进行。

其次，经由步骤56，在隔绝体104上提供黏合层107。在一具体实施例中，黏合层107是通过沉积并且图型化隔绝体104来提供。图2D展示黏合层107进行沉积及图型化。黏合层的例示性材料包括但不限于铜、钨、铝或锗中的任一者。

在接触层106与黏合层107相同的一具体实施例中，图2C及图2D中展示可实质上同时进行的两个步骤。在此具体实施例中，只需要进行单一沉积与图型化。

之后，经由步骤58，在装置层103中提供致动器层108。在一具体实施例中，通过蚀刻步骤来提供致动器层108。图2E绘示致动器层108进行蚀刻。在一些具体实施例中，可能需要松弛步骤(亦即，将介于装置层103与操作层101之间的氧化物层蚀刻掉，以使得装置层中的结构能移动)以提供致动器层108。最后，经由步骤60，将黏合层107黏合至底座衬底120上的接垫110以形成CMOS-MEMS装置200。图2F绘示将底座衬底120黏合至MEMS衬底100。在一具体实施例中，底座衬底120包括在其上的钝化层111。在一具体实施例中，底座衬底120包含CMOS衬底。在一具体实施例中，黏合可以是以下任一者：如2005年3月18日提出申请的美国专利申请案第11/084,296号(案号IVS-105/3404P)中所述介于Al与Ge之间的共晶黏合，该专利申请案现已公告成为美国专利第7,442,570号，名称为「Method of Fabrication of AI/Ge Bonding in a Wafer Packaging Environment and a Product Produced Therefrom」并且已转让给本专利申请案的申请人，该专利合并于本文中作为参考，另外也可以是其它黏合技术，包括但不限于熔融黏合、热压缩黏合、玻璃料、焊料及黏着剂接合。

虽然已根据所示具体实施例描述本发明，所属技术领域中具有通常知识者仍将轻易辨识具体实施例可有变例，并且那些变例会落在本发明的精神及范畴内。所属技术领域中具有通常知识者可在不脱离本发明的精神及范畴的情况下完成许多修改。