具有高CMOS集成的热电式红外探测器的制作方法

本发明涉及一种具有高cmos集成的热电式红外探测器器件及其形成方法。

背景技术

基于日益增长的诸多应用需求，对非制冷红外探测器的需求也不断增长。这些应用，仅举几例，包括空调系统，手机，自动驾驶汽车，物联网(iot)，消防和交通安全。此外，预计不久的将来还会有更多的应用。

常规非制冷红外探测器使用微测辐射热计予以实施。然而，微测辐射热计需要机械部件进行校准。例如，微测辐射热计需要机械快门进行偏移校正。微测辐射热计所需的机械部件增加了制造的复杂性，这种复杂性使得成本增加。另外，对微测辐射热计的机械部件的需求使得制造小型或紧凑型器件变得困难。

本公开涉及具成本效益且紧凑的红外探测器。

技术实现要素：

本公开的实施例总体上涉及器件及其形成方法。在一个实施例中，该器件包括具有晶体管区域和混合区域的衬底。晶体管组件设置在晶体管区域中，微电子机械系统(mems)组件设置在混合区域中下传感器腔的膜上。mems组件包括用作热电式红外传感器的多个mems有源和无源部件，还包括热电堆线结构。热电堆线结构包括设置在反向掺杂的第一和第二线段一部分上的吸收器层，该第一和第二线段串联连接以确保电连续性。设置在衬底上的后段线(beol)电介质具有多个层间介电(ild)层，该层间介电层具有用于互连器件组件的金属和通孔层。金属层中的金属线被配置成在下传感器腔上方限定beol或上传感器腔，beol电介质的第一金属层的金属线被配置为限定mems组件的几何形状。

在另一个实施例中，公开了一种形成器件的方法，该方法包括通过将晶体管组件设置在晶体管区域中并将mems组件设置在混合区域中下传感器腔上的膜上来处理衬底。mems部件包括用作热电式红外传感器的多个mems有源和无源部件。每个热电式红外传感器包括热电堆线结构，该热电堆线结构包括设置在反向掺杂的第一和第二线段一部分上的吸收器层，该第一和第二线段串联连接以确保电连续性。形成器件的方法通过在衬底上设置beol电介质继续。beol电介质具有多个ild层，其具有用于互连器件组件的金属和通孔层。金属层中的金属线被配置为限定在下传感器腔上方的beol或上传感器腔，并且beol电介质的第一金属层的金属线被配置为限定mems组件的几何形状。

通过参考以下描述和附图，这里公开的实施例的这些和其它优点和特征将变得显而易见。此外，应该理解的是，这里描述的各种实施例的特征不是相互排斥的并且可以以各种组合和置换形式存在。

附图说明

附图纳入并作为说明书的一部分。说明书中近似的附图标记表示近似的部分。附图示出了本公开的优选实施例，并且与描述一起用于解释本公开各种实施例的原理。

图1示出了半导体晶片的俯视图；

图2示出了器件的简化横截面图；

图3a-3d示出了混合cmos组件的不同实施例；

图4a-4d示出了热电堆结构的不同实施例的俯视图和横截面图；

图4e示出了传感器阵列；和

图5a-5g示出了用于形成器件的示例性工艺的横截面图。

具体实施方式

实施例总体上涉及器件，例如具有热电式红外探测器的半导体器件或集成电路(ic)。例如，该ic是互补金属氧化物半导体(cmos)器件。至于红外探测器，它例如是微电子机械系统(mems)。该mems探测器嵌入到高cmos集成的ic中。此外，mems探测器与cmos处理兼容。这些器件可以集成到产品中，例如热像仪。例如，器件可以包括多个mems传感器，其可以被配置为形成热像仪的传感器阵列。传感器可用于其他类型的应用，例如单像素或线阵列温度或运动传感器。

器件的制造可涉及在衬底上形成部件，这些部件构成电路组件，例如晶体管，电阻器，电容器和mems传感器。这些组件相互连接，使得器件能够执行所需的功能。使用光刻技术将层重复沉积在衬底上并根据需要进行图案化，以形成部件和互连。例如，通过使用包含期望图案的掩模板用曝光源曝光光刻胶层来图案化晶片。在曝光之后，通过显影技术，将掩模板的图案转移到光刻胶层上，从而形成光刻胶蚀刻掩模。使用蚀刻掩模执行蚀刻以在下面的晶圆上复制图案，根据工艺的不同阶段，其可以包括一层或多层。在器件的形成工艺中，众多掩模板可以用于不同的图案化工艺。此外，可以在晶片上平行地形成多个器件。

图1示出了半导体晶片101的一个实施例的简化平面图。该半导体晶片例如可以是硅晶片。该晶片可以是轻掺杂的p型晶片。其他类型的晶片，诸如绝缘体上硅(soi)或硅锗晶片，以及掺杂其他类型掺杂剂或掺杂剂浓度的晶片也是可以的。

晶片包括有源表面111，在其上形成器件115。多个器件可以并行地形成在晶片上。例如，这些器件沿第一(x)方向排成行，沿第二(y)方向排成列。切割通道用于分离这些器件。处理完成后，晶片沿切割通道被切割，从而将这些器件切割成单个芯片。

图2示出了器件215的简化实施例。该器件例如为具有嵌入式mems结构或部件的cmos器件。在一个实施例中，该器件是嵌入有热电式红外传感器的cmos器件。在一些实施例中，该器件的mems结构包括多个热电式红外传感器。这些多个传感器可以被配置成形成传感器阵列。例如，该器件可以是红外成像仪，其中每个传感器可以是红外成像仪的像素。其他类型的mems结构或应用也是可以的。该器件包括衬底201。如图1所示，该器件例如可以是晶片的一部分。通用元件可能不会被描述或可能不被详细描述。衬底例如可以是半导体衬底，例如硅衬底。例如，衬底可以是轻度掺杂的p型硅衬底。其他类型的衬底或晶片也是可以的。

在一个实施例中，衬底包括第一和第二器件区域204和206。第一区域是cmos区域，第二区域是混合区域。cmos区域包括cmos组件，混合区域包括混合cmos和mems组件。

如图所示，cmos区域包括第一和第二cmos组件220a和220b。cmos组件包括金属氧化物半导体(mos)晶体管。例如，第一cmos组件是n型mos晶体管，第二cmos组件是p型mos晶体管。p型mos晶体管和n型mos晶体管是互补型晶体管。晶体管包括器件阱221。该器件阱用作晶体管的主体。另外，晶体管包括设置在器件阱上的衬底上的栅极230，该栅极位于设置在器件阱中的第一和第二源极/漏极(s/d)区域222和224之间。

晶体管的栅极可以包括在栅极电介质232上的栅电极234。栅电极可以是多晶硅，栅极电介质可以是热氧化硅。其他类型的材料或栅极配置也是可以的。对于p型mos晶体管，器件阱是n型阱，s/d区域是重掺杂p型区。另一方面，n型晶体管具有p型器件阱和重掺杂的n型s/d区域。s/d区域可以包括轻掺杂延伸区。轻掺杂延伸区使用与重掺杂s/d区域相同极性类型的掺杂剂进行轻掺杂。栅极的侧壁可以包括电介质间隔片238。间隔片有利于对齐s/d区域和轻掺杂延伸区。器件阱可以包括器件阱触点228，其使用与器件阱相同极性类型的掺杂剂进行重掺杂。

如图所示，cmos区域可以是包括第一和第二晶体管的逻辑区域。然而，逻辑区域可以包括许多晶体管。另外，逻辑区域可以包括具有不同操作特性或电压的晶体管区域。例如，可以在低电压(lv)区域中提供低电压晶体管，在中电压(mv)区域中提供中间或中等电压晶体管，在高电压(hv)区域中提供高电压晶体管。也可以包括其他类型的器件区域。例如，可以包括配置有存储器阵列的存储器区域。

如上所述，器件可以包括传感器阵列，该传感器阵列具有以行和列传感器排列成矩阵的多个传感器。每个传感器对应于像素阵列的一个像素。在这种情况下，cmos组件可以包括选择开关，行和列解码器以及读出电路。也可以包括其他cmos组件。cmos组件被配置为读出阵列的每个像素。一旦读出整个阵列的传感器，就可以重建图像。例如，图像是与阵列传感器对应的一个帧。

提供隔离区280以隔离组件区域。例如，提供隔离区以隔离第一和第二晶体管区域以及混合区域。另外，可以提供隔离区域以将器件阱触点与s/d触点隔离。隔离区可以是场氧化物(fox)隔离区。其他类型的隔离区域，例如浅沟槽隔离(sti)也是可以的。

对于混合区域，其包括设置在衬底上的下传感器腔260。下传感器腔可以具有正方形或矩形的占位面积或形状。其他形状的下传感器腔也是可以的。例如，下传感器腔可以由介电层282构成。在一个实施例中，介电层包括具有多个介电层的电介质堆叠。如图所示，电介质堆叠包括第一，第二和第三介电层283,284和286。在堆叠中提供其他数量的介电层也是可以的。介电层的数量可以根据例如器件配置而变化。介电层例如可以是氧化硅，氮化硅或其组合。介电层的其他类型或组合也是可以的。

在一个实施例中，下传感器腔的底部包括混合cmos组件。例如，混合cmos组件设置在下传感器腔底部的混合区域中。在一个实施例中，混合cmos组件包括无源cmos组件。例如，cmos组件可以是电阻器，电容器，电感器以及连接到cmos组件其他部分的连线。混合区域也可以包括其他类型的cmos组件。例如，混合区域可以包括有源cmos组件。在一个实施例中，混合cmos组件可以包括多个混合cmos组件。例如，混合cmos组件可以包括一个或多个混合cmos组件。混合cmos组件可以包括一个或多个无源cmos组件。例如，混合cmos组件可以包括电容器，电阻器或其组合。

如图所示，混合cmos组件240是具有底部电极241和顶部电极243的电容器，该底部电极和顶部电极由电容器电介质(refertocn1320656anditscorrespondingus6936881b2)242分开。在一个实施例中，底部电极是掺杂电极。例如，用电容器掺杂剂掺杂衬底以形成底部电极。电容器掺杂剂可以是第一极性类型的掺杂剂。例如，电容器掺杂剂可以是p型掺杂剂。底部电极可以包括掺杂有电容器掺杂剂的底部电容器掺杂电极触点或端子246。如图所示，底部电极触点延伸到下传感器腔的第一侧的外部。

在一些实施例中，底部电容器电极可以是金属硅化物底部电极端子。例如，金属硅化物层可以设置在混合cmos区域中的衬底上以用作底部电容器电极，金属硅化物层还可以包括底部电容器端子。在底部电容器电极是金属硅化物底部电极的情况下，衬底可以不掺杂或轻掺杂电容器掺杂剂。金属硅化物电极可以包括基于钛(ti)，钨(w)或铝(al)的金属硅化物电极。其他类型的金属硅化物也是可以的。在其他实施例中，底部电容器电极可以是设置在衬底表面上的掺杂多晶硅层。多晶硅底部电容器电极可以包括被硅化的端子部分。底部电容器电极的其他类型或配置也是可以的。

对于电容器电介质，其可以是氧化硅层。顶部电容器电极可以是掺杂多晶硅层。例如，顶部电容器电极可以是掺杂有电容器掺杂剂的多晶硅。或者，顶部电容器电极可以是金属硅化物电极。例如，顶部电容器电极可以是金属硅化物多晶硅或硅层。在金属硅化物多晶硅电极的情况下，多晶硅可以掺杂或不掺杂电容器掺杂剂。其他类型的电极也是可以的。电容器极板和电容器电介质可以延伸到下传感器腔的第二侧外部。第一和第二侧可以是下传感器腔的相对侧。延伸到第二侧之外的顶部电容器极板可以用作顶部电容器极板触点或端子248。或者，第一和第二侧可以是相邻的侧面或者甚至是相同的侧面。在同一侧的情况下，可以具有偏移以接入不同的端子。

混合区域可以包括隔离阱244。隔离阱例如是掺杂阱。掺杂阱掺杂有隔离掺杂剂。在底部电极是掺杂底部电极的情况下，隔离掺杂物的极性与电容器掺杂物的极性相反。例如，如果电容器掺杂剂是第一极性类型掺杂剂，则隔离掺杂剂是第二极性类型掺杂剂。在p型电容器掺杂剂的情况下，隔离掺杂剂是n型掺杂剂。在底部电极是掺杂多晶硅电极的情况下，可以在电极和衬底之间提供介电层。在这种情况下，可以不需要隔离阱。例如，将电极下方的介电层用作隔离层，从而不需要隔离阱。

如上所述，介电层构成下传感器腔。在一个实施例中，介电层282构成下传感器腔。位于下部传感器腔顶部的介电层用作mems结构250的膜。该mems结构例如是传感器。mems结构可以是热电堆传感器。热电堆传感器可以用作热电红外传感器。其他类型的传感器也是可以的。

在一个实施例中，热电堆传感器包括热电堆线结构。例如，热电堆线结构是用热电堆材料掺杂的多晶硅线结构。其他在高温下稳定的热电堆材料也是可以的。例如，其他热电堆材料可以包括硅锗(sige)，氮化镓(gan)或诸如石墨烯，黑磷或硫化钼的2d材料。热电堆材料可以是掺杂热电堆材料。线结构的图案例如可以是蜿蜒的或曲折的线结构。

在一个实施例中，热电堆线结构包括n个线单元，其中n≥1。例如，热电堆线结构可以包括1(n＝1)或更多(n>1)线单元。线单元包括掺杂有第一和第二热电堆掺杂剂的第一和第二片段。第一热电堆掺杂剂是第一极性类型掺杂剂，而第二热电堆掺杂剂是第二极性类型掺杂剂。第一和第二极性类型掺杂剂是相反极性类型掺杂剂。例如，第一极性类型是p型则第二极性类型是n型。第一片段和第二片段优选地具有大致对称的长度。例如，第一片段和第二片段具有大致相同的长度。这使得在各片段之间产生大致对称的散热。在某些情况下，其中一片段的长度可能是另一片段的±20％。这使得各片段之间的散热差异在可接受范围之内。片段的掺杂例如可以被集成到p型和n型晶体管的s/d掺杂工艺中。采用单独的掺杂工艺来形成掺杂片段也是可以的。

在热电堆线结构包括单个线单元的情况下，线单元的片段设置在线层上。例如，线单元的第一和第二线段设置在介电层上的同一线层上。

在一个实施例中，金属触点266耦合到第一和第二片段。金属触点可以设置在第一和第二片段的交界处。在一个实施例中，金属触点应该是高温触点。例如，触点可以承受后续的工艺温度。例如，高温金属触点可以是钛(ti)或铝(al)触点。其他类型的高温金属触点也是可以的。第一热电堆端子设置在线结构的第一末端，第二热电堆端子设置在线结构的第二末端。该端子例如可能是线结构的一部分。

在热电堆线结构包括多线单元线结构(n>1)的情况下，多线单元结构的一个线单元是堆叠线单元。多线单元线结构的各线单元串联耦合。提供多个线单元以形成传感器从而提高传感器性能，而不会增加表面积。在一个实施例中，多线结构包括第一和第二堆叠线单元(n＝2)。为线结构提供其他数量的线单元也是可以的。例如，一个线结构可能有1-4(n＝1-4)个线单元。优选地，一个线结构具有2ⁿ个线单元，其中n＝0-2。其他数量的线单元也是可以的。

多线单元线结构的线单元优选地具有相似的设计。例如，线单元具有相似的线段长度相似的图案，这允许通过介电层到牺牲层进行相同的切割，以实现更容易的释放工艺。提供具有不同图案但具有相似或不同线段长度的线单元也是可以的。另外，线单元的线段可以具有不同的厚度。由于向衬底的散热较小，因此薄多晶硅优选于厚多晶硅。线结构可以具有其他配置。

在一个实施例中，第一堆叠线单元和第二堆叠线单元在传感器区域内的介电层上彼此相邻布置。堆叠线单元包括设置在第一线层中的第一段和设置在第二线层中的第二线段。第一和第二线层可以被介电层分开。例如，线单元的第二线段覆盖在线单元的第一线段上并且由层间介电层分开。第一线层中的第一线段通过触点连接到第二线层中的第二线段。

如上所述，第一和第二线单元串联耦合。例如，第一线单元的第二端子可以耦合到第二线单元的第一端子，而第一线单元的第一端子用作多线单元线结构的第一端子，第二线单元用作多线单元线结构的第二端子。例如，具有2个线单元的线结构可以串联连接以形成n-p-n-p线结构。

在其他实施例中，多个线结构可以被配置为形成线结构阵列。例如，该阵列可以是具有y行和z列的线结构，形成y×z阵列。每个线结构设置在限定下传感器腔顶部的介电层上或膜上。每条线结构对应一个像素。线结构可以具有单线单元或多线单元。例如，线结构可以具有n个线单元，其中n可以大于1或等于1。线结构阵列可以形成具有y×z像素的红外成像器。

可以使用形成栅电极的多晶硅层形成多晶硅线结构。例如，cmos工艺可以包括用于栅电极的多晶硅栅电极层，并且多晶硅栅电极层也可以用作多晶硅线结构。

在cmos工艺包括多于一个多晶硅栅电极层的情况下，可以优选较薄的多晶硅栅电极层作为用于形成线单元的多晶硅线结构层。通过使用更薄的线结构层，提高了灵敏度，因而热隔离可以得到改善。在另一个实施例中，可以采用单独的层作为线结构层。当采用多个堆叠线单元时，堆叠线单元的片段优选地具有相同的材料和厚度。提供具有不同厚度的堆叠线单元的线段也是可以的。

在红外传感器的情况下，在线结构上提供吸收器层257。吸收器层例如吸收入射的红外辐射。在一个实施例中，吸收器层设置在线结构的中心部分上，热耦合到线结构的中心。吸收器层可以是氮化钛(tin)层。其他类型的吸收器层也是可以的。例如，吸收器层可以是镍铬(nicr)层或掺杂硅层。在一个实施例中，吸收器被配置为吸收大部分入射的红外辐射。例如，吸收器可以被配置为吸收具有8-14μm波长的大于85％的入射红外辐射。任何其他配置也是可以的。在其他实施例中，吸收器被配置为吸收2-5μm波长的入射辐射。例如，使用干涉式吸收器的另一谐波。在一个实施例中，吸收器被配置为吸收具有2-5μm波长的大于50％的入射辐射。

在一个实施例中，传感器保护层259设置在吸收器层上。传感器保护层用于保护传感器免受随后的蚀刻工艺的影响。例如，保护层用于保护线路结构和吸收器层免受用于形成下传感器腔的蚀刻剂(例如xef2)的腐蚀。在一个实施例中，保护层是氧化硅层。可以采用对红外辐射透明且对用于形成下传感器腔的蚀刻剂有选择性的其他层。

混合cmos组件的表面包括反射器。反射器反射红外辐射。反射器可以由导电材料形成。在一个实施例中，反射器是导电金属硅化物反射器。金属硅化物反射器可以是硅化钛(tisix)，硅化钨(wsix)或硅化铝(alsix)反射器。其他类型的金属硅化物反射器也是可以的。可替代类型的反射器也是可以的。例如，反射器可以是导电的掺杂反射层。掺杂反射层可以是掺杂硅层，例如掺杂多晶硅层。掺杂反射层可以重掺杂有p型或n型掺杂物。例如，掺杂反射层的掺杂剂浓度可以是约10²¹掺杂剂/cm³。掺杂区表面的导电性质归因于高浓度掺杂剂的应用，由此能够反射入射的红外辐射。其他类型的红外反射器也是可以的。在其他实施例中，反射器可以是非导电反射器，诸如光子晶体反射器。

在一个实施例中，可以集成反射器作为混合cmos组件的一部分。例如，导电反射器，它也可以用作cmos组件的顶部，例如顶部电极。电极可以是导电层，诸如掺杂多晶硅层或金属硅化物硅或多晶硅层。在这种情况下，顶部电极也可以用作反射器。在某些情况下，混合cmos组件的顶部电极可能具有真空区域。例如，混合cmos区域的顶部可能具有非组件区域。为了改善反射器性能，可以提供反射器填充物以填充混合cmos区域顶部的非组件区域。优选地，反射器填充物由与混合cmos组件的顶部电极相同的材料形成。使用具有与顶部电极材料不同的反射器填充物也是可以的。

在其他实施例中，反射器可以与混合cmos组件分开。在导电反射器的情况下，可以提供介电层以将反射器与混合cmos组件隔离。在非导电反射器(例如光子晶体)的情况下，可能不需要介电层。

可以在反射器上方设置混合组件保护层。保护层用于保护混合组件和/或反射器免受随后的蚀刻处理的影响。例如，保护层用于保护混合组件和/或反射器免受用于形成下传感器腔的蚀刻剂的影响。在一个实施例中，保护层是氧化硅层。对红外辐射透明且对用于形成下传感器腔的蚀刻剂有选择性的其他层也是可以的。保护层可以是电介质堆叠282的介电层283。

在一个实施例中，选择吸收器和反射器之间的光学距离以优化反射器对红外辐射的反射。在一个实施例中，选择吸收器和反射器之间的光学距离以确保吸收器和反射器之间的1/4波长距离。例如，为了检测具有8-12μm波长的红外辐射，光学距离可以是大约2-3μm。其他距离也是可以的，具体取决于要检测的波长。例如，通过减小或增加光学距离，可分别检测具有更小或更大波长的红外辐射。光学距离被定义为红外辐射波具有经过几层的光路的距离。

在衬底上提供后段线(beol)介电层270。例如，在cmos和混合区域上提供beol介电层。该beol包括多个层间介电(ild)层271。ild层包括设置在金属层276下方的通孔层272。金属层包括金属线277，通孔层包括触点273。金属线和触点可以使用单镶嵌或双镶嵌工艺形成。在单镶嵌工艺的情况下，触点和金属线以不同的工艺形成。在双镶嵌工艺的情况下，金属线和触点以相同的工艺形成。在一些实施例中，可以使用反应离子蚀刻(rie)工艺来形成金属线。例如，形成并图案化金属层以形成线。不同的ild层可以采用不同的工艺。例如，一个ild层可以采用单镶嵌，另一个可以采用双镶嵌，而再一个可以采用单镶嵌来形成触点，采用rie来形成金属线。

顶部ild层的顶部金属层用作焊盘层。例如，设置键合开口279以暴露键合焊盘。键合焊盘提供了对器件内部组件的外部访问。例如，可以通过键合焊盘提供输入，输出和功率信号。

如图所示，beol介电层包括3个ild层，其包括金属层m1，m2和m3。金属层m1是底部金属层，金属层m3是顶部金属层。其他数量的ild层也是可以的。层数可能取决于所采用的cmos工艺。通常，使用单镶嵌工艺来形成第一ild层的第一触点层。例如，触点被形成为耦合到组件的各个端子。触点可以连接到晶体管的s/d区域，阱触点及混合cmos组件和传感器的端子。第一ild层的第一金属层可采用单镶嵌或rie工艺。第二层可能由双镶嵌工艺形成。顶部触点层可以通过单镶嵌工艺形成，顶部金属层可以通过rie工艺形成。使用其他工艺形成不同ild层也是可以的。如图所示，移除下传感器腔上的beol电介质以暴露传感器。例如，移除传感器上的beol电介质以形成上传感器或beol腔264。

在一个实施例中，beol腔包括锥形阶梯形状。如图所示，锥形阶梯形状从顶部向内至底部逐渐变细，导致beol开口的顶部大于beol开口的底部。可以使用具有图案化金属线的各个金属层来形成阶梯式beol腔的形状，该图案化金属线用作蚀刻掩模来限定beol腔的形状。另外，金属层之一也可以用作蚀刻工艺的蚀刻掩模，以从膜释放线结构。用作线结构释放蚀刻掩模的金属层可以是m1。其他金属层也是可以的。例如，在使用m1来形成线结构的金属触点的情况下，可以采用m2来释放蚀刻掩模。在蚀刻工艺之后，去除用作释放蚀刻掩模的金属层的部分。

帽290设置在衬底上，以封装cmos和混合区域。例如，该帽与衬底结合以在cmos和混合区域上形成真空。在一个实施例中，帽由对红外辐射透明的材料形成。例如，帽能够将红外辐射传输到传感器。帽可以是硅(si)帽。其他类型的材料，例如锗(ge)，硅锗(sige)或硫化锌(zns)也可用于形成帽。可以传输红外辐射其他类型的材料也可以用来形成帽。

在一个实施例中，帽包括抗反射区291。抗反射区促进红外辐射穿过帽进行传输。在一个实施例中，抗反射区包括在帽的内(底)表面上的底部光栅292和在帽的外(顶)表面上的顶部光栅294。光栅可以具有蛾眼光栅图案或结构以促进红外辐射的传输。光栅可以具有促进红外辐射传输的其他图案。光栅可以通过蚀刻帽的表面而形成。

在另一个实施例中，抗反射区包括设置在帽的正面和背面上的抗反射涂层。具有不同反射率的材料可以交替地沉积在抗反射区的表面上。例如，用于抗反射涂层的材料可以是硫化锌(zns)或锗(ge)。用于抗反射涂层的任何其他材料和沉积技术也是可以的。抗反射涂层可以沉积在帽的表面上并且被图案化以保留在抗反射区中。

在一个实施例中，吸气剂296设置在帽的内表面上。吸气剂吸收封装器件内的潮气和释气。例如，吸气剂可以是锆合金，钛(ti)，镍(ni)，铝(al)，钡(ba)或镁(mg)。其他类型的吸气剂材料如包括铈(ce)或镧(la)的稀土元素也是可以的。吸气剂有助于保持真空，提高可靠性。

在一个实施例中，采用密封环288来促进帽与基底的结合。密封环例如包括帽密封环289b和基底密封环289a。帽和基底密封环相配合，从而使帽与基底结合。在一个实施例中，密封环可以是金属或金属合金。密封环可以是金基密封环，例如金，金-锡或其组合。密封环的其他材料和结构也是可以的。在一个实施例中，密封环通过热压结合。通过形成热压缩结合或共晶结合将帽结合到衬底的其他技术也是可以的。

图3a-3d示出了混合cmos组件的各种实施例。提供简化的横截面视图和三维视图。混合区域的简化横截面视图包括衬底，cmos组件，下传感器腔和传感器。至于三维视图，它们包括衬底和混合cmos组件。

参照图3a，示出了混合cmos组件的简化横截面视图301a和三维视图301b。如图所示，混合cmos组件是电容器340。电容器设置在衬底301上。衬底例如是硅衬底。衬底可以是轻度掺杂的p型硅衬底。其他类型的半导体衬底也是可以的。

在一个实施例中，衬底的混合区域包括隔离阱344。隔离阱例如是掺杂阱。掺杂阱掺杂有隔离掺杂剂。隔离阱将混合cmos组件与衬底隔离开。电容器包括底部电容器极板或电极341。在一个实施例中，底部电极是掺杂电极。例如，衬底掺杂有电容器掺杂剂以形成底部电极。在一个实施例中，电容器掺杂剂和隔离掺杂剂是相反极性类型的掺杂剂。例如，电容器掺杂剂是第一极性类型掺杂剂，则隔离掺杂剂是第二极性类型掺杂剂。底部电容器电极包括底部电容器端子346。

在其他实施例中，底部电容器电极可以是金属硅化物底部电极。在一个实施例中，金属硅化物底部电极是隔离阱顶部上的衬底的硅化部分。底部电容器电极可以是基于ti，w或al的金属硅化物底部电容器电极。其他类型的金属硅化物也是可以的。在硅化物底部电容器电极的情况下，衬底不需要掺杂电容器掺杂剂。

电容器电介质342设置在底部电容器电极上方。电容器电介质可以是氧化硅。顶部电容器极板或电极343设置在电容器电介质上。顶部电容器电极可以是掺杂的多晶硅层。例如，顶部电容器电极可以是掺杂有电容器掺杂剂的多晶硅。或者，顶部电容器电极可以是金属硅化物电极。在一个实施例中，顶部电容器电极可以是电容器电介质上的硅化多晶硅层。该多晶硅不必是掺杂的多晶硅层。例如，多晶硅层可以掺杂或不掺杂电容器掺杂剂。其他类型的电极也是可以的。顶部电容器极板包括顶部电容器端子348。

如图所示，混合cmos组件保护层364设置在顶部电容器极板上方。在一个实施例中，顶部电容器极板用作红外辐射的反射器。例如，红外辐射被反射回热电传感器350，该热电传感器被下传感器腔360分开。此外，如图所示，电容器端子设置在电容器的相对侧上。位于同一侧或相邻侧的电容器端子也是可以的。其他配置的端子也是可以的。

参考图3b，示出了混合cmos组件的简化横截面视图302a和三维视图302b。混合cmos组件可以与图3a中描述的类似。共同元件可能不会被描述或被详细描述。

混合cmos组件是电阻器390。如图所示，电阻器包括电阻器390a，390b和390c。例如，电阻器设置在介电层311上，介电层311又设置在衬底301上。介电层例如是氧化硅。其他类型的介电层也是可以的。介电层将电阻器与衬底隔离。

在一个实施例中，电阻器是线结构。线结构可以是多晶硅线结构。例如，线结构可以是掺杂多晶硅。掺杂浓度可能取决于所需的电阻。例如，线结构被配置为产生期望电阻。为了获得较低的电阻，线结构可以是硅化线结构。例如，可以提供金属硅化物以降低电阻率。在其他实施例中，线结构可以用作互连线或互连。互连可以是像素之间的互连线以便于从一个像素切换到另一个像素。

线结构包括用作第一和第二端子391和392的第一和第二末端。例如，第一电阻器包括第一末端处的第一端子391a和第二末端处的第二端子392a。类似地，第二电阻器包括第一和第二端子391b和392b，并且第三电阻器包括第一和第二端子391c和392c。电阻器的线结构可以具有不同的形状。例如，电阻器可以具有直线或蛇形形状。其他线形，例如螺旋形，“s”形和“u”形也是可以的。还应理解是，不同电阻器的线形状可能不同。如图所示，第一和第三电阻器390a和390c具有蛇形线形状，而第二电阻器390b是直线。

如上所述，电阻器可以是掺杂多晶硅或金属硅化物的线结构。在掺杂多晶硅的情况下，可以调整掺杂浓度以在电阻器线结构中产生期望电阻。对于用作互连的线结构，它是重掺杂多晶硅或金属硅化物线结构。诸如电阻器或互连线的线结构也可以用作反射器。例如，金属硅化物或充分掺杂的多晶硅线结构可以用作反射器。不完全掺杂的线结构可能仍具有反射性能，但可能不具有高反射性。如图所示，蛇形形状(的电阻器)包括没有电阻器或导电材料的间隙(例如，非组件区域)。为了改善反射器性能，在间隙中设置电阻填充物398。填充物与线结构分离。在未充分掺杂的掺杂多晶硅线结构的情况下，可以以高掺杂浓度单独掺杂填充物以提供或改善反射器特性。例如，填充物可以在线结构中补偿缺陷或提高反射性能。

混合cmos组件保护层364设置在电阻器和填充物的上方。红外辐射被反射回到热电传感器350，该热电传感器350被下传感器腔360隔开。红外辐射例如被电阻器和填充物反射。此外，如图所示，电阻器端子设置在电阻器的相对侧上。位于同一侧或相邻侧的端子也是可以的。其他配置的端子也是可以的。

图3c示出了混合cmos组件的简化横截面视图303a和三维图303b。混合cmos组件与图3a-3b中描述的类似。共同元件可能不会被描述或被详细描述。如图所示，混合cmos区域被分段为电容器区域和电阻器区域。例如，电容器和电阻器区域可以是混合区域中的相邻区域。例如，电容器和电阻器区域延伸其在混合区域中的长度，它们每个占据一侧。电容器和电阻器区域的其他配置也是可以的。电容器区域包括电容器340，电阻器区域包括电阻器390。在一个实施例中，电阻器区域包括第一和第二电阻器390a和390b。诸如硅衬底的衬底可以包括隔离阱344。隔离阱占据混合区域。底部电容器极板341设置在电容器区域中的隔离阱中。例如，底部电容器极板是掺杂电容器极板。在其他实施例中，底部电容器极板可以是在隔离阱上的衬底上形成的金属硅化物电容器极板。

电容器电介质342设置在底部电容器极板上方。例如，电容器电介质占据了电容器和电阻器区域。该区域中的电容器电介质将电阻器与衬底隔离开。顶部电容器极板343以及第一和第二电阻器设置在电容器电介质上。例如，顶部电容器极板设置在电容器区域中，电阻器设置在电阻器区域中。顶部电容器极板可以是掺杂多晶硅或金属硅化物的电容器极板。

如前所述，电阻器可以是线结构。例如，第一电阻器可以是第一线结构，第二电阻器可以是第二线结构。线结构可以是掺杂多晶硅线结构。可以调整线结构的掺杂剂浓度以实现所需电阻。第一和第二线结构不需要具有相同的掺杂浓度。在一些实施例中，线结构可以被配置为互连。例如，互连线结构可以是用作互连的重掺杂线结构或硅化多晶硅线结构。另外，可以在电阻器区域中提供填充物。填充物可以是掺杂的多晶硅或金属硅化物填充物。对于掺杂的多晶硅填充物，它可以具有与线结构相同或不同的掺杂浓度。因此，不同的结构或部件不需要具有相同的材料或相同的掺杂剂浓度。例如，这些部件可以是掺杂的多晶硅和金属硅化物部件的任何组合。

在一个实施例中，第一电阻器是蛇形线结构，第二电阻器是直线结构。例如，第一线结构是掺杂多晶硅线结构以用作电阻器，而第二线结构可以是重掺杂的多晶硅或金属硅化物线结构以用作互连。填充物398设置在电阻器区域中以改善反射器性能。填充物可以是重掺杂多晶硅或金属硅化物填充物。电阻器区域中线结构的其他配置也是可以的。

如上所述，顶部电容器电极可以是重掺杂多晶硅或金属硅化物顶部电容器电极。至于线结构和填充物，它们可以是掺杂的多晶硅和/或金属硅化物。形成混合cmos区域顶部的不同部件，如顶部电容器电极，线结构和填充物，可以用作反射器。也可以由掺杂多晶硅和金属硅化物的任何组合形成这些不同部件。例如，反射器可以由不同的反射器材料形成。在其他实施例中，反射器与混合cmos组件分离。例如，可以在混合cmos组件和反射器之间设置绝缘层。

混合cmos组件保护层364设置在电容器，电阻器和填充物的上方。红外辐射被反射回至热电传感器350，其由下传感器腔360分隔开。红外辐射例如是由电容器极板顶部，电阻器和填充物反射。此外，如图所示，电容器和电阻器端子设置在电容器和电阻器的相对侧上。端子设置在同一侧或相邻侧也是可以的。其他配置的端子也是可以的。

图3d示出了混合cmos组件的简化横截面图304a和三维视图304b。混合cmos组件与图3a-3c中描述的类似。共同元件可能不会被描述或被详细描述。如图所示，混合cmos区域被分段为第一和第二电容器区域。例如，第一和第二电容器区域包括第一和第二电容器340a和340b。电容器区域例如可以是混合区域中的相邻区域。例如，电容器区域延伸其在混合区域中的长度，它们每个占据一侧。电容器区域的其他配置也是可以的。

在衬底301的隔离阱344的第一电容器区域和第二电容器区域中形成第一底部电极和第二底部电极。底部电容器极板例如通过隔离阱彼此隔离，并与衬底隔离。底部电容器极板例如是掺杂电容器极板。在其他实施例中，底部电容器极板可以是金属硅化物电容器极板。

电容器电介质342设置在底部电容器极板上方。例如，电容器电介质占据了两个电容器区域。第一和第二顶部电容器极板343a和343b设置在电容器电介质上。例如，第一顶部电容器极板设置在第一电容器区域中，第二顶部电容器极板设置在第二电容器区域中。顶部电容器极板可以是掺杂多晶硅。或者，顶部电容器极板可以是金属硅化物极板。

混合cmos组件保护层364设置在电容器上方。红外辐射被反射回热电传感器350，该热电传感器350被下传感器腔360分开。例如，顶部电容器极板反射红外辐射。此外，如图所示，电容器端子设置在电容器的相对侧上。端子位于同一侧或相邻侧也是可以的。端子的其他配置也是可以的。

如上所述，混合cmos组件可以是无源cmos组件，例如电容器，电阻器或导线，或其组合。在电容器的情况下，它们可以用于存储由热电堆产生的电荷。电容器还可用于其他目的，例如用作电容器为放大器电路放大热电堆传感器的信号或用作滤波电容器。另外，电容器可以互连以提供高电容电容器。高电容电容器可用于提高列放大器的性能。至于电阻，它们可以用作滤波器。例如，低通滤波器可以由高电阻电阻器形成。电阻器的曲折形状可能获得高电阻。在一些实施例中，导线可以用作行线(rl)。在传感器下方的下传感器腔内设置混合cmos组件能够提高器件的填充因数，从而增强了与减小的芯片尺寸的集成度。

图4a示出了mems结构250实施例的简化俯视图，图4b示出了沿a-a'，b-b'和c-c'的mems结构的各种横截面视图。俯视图不包括保护层459。mems结构是线结构。线结构是用作热电红外传感器或探测器的热电堆。线结构设置在构成下传感器腔的膜或介电层上。在一个实施例中，线结构包括具有蜿蜒形状并占据膜表面的单线单元(n＝1)。

在一个实施例中，线单元包括多晶硅。其他类型的线单元也是可以的。例如，可以采用在高温下稳定的热电堆材料来形成线结构。例如，这样的材料可以包括sige，gan和2d材料(如石墨烯，黑磷或硫化钼)。

线单元包括第一和第二线段420和440。第一末端451是第一线段的一部分，第二末端452是第二线段的一部分。第一线结构端子454设置在第一末端，第二线结构端子456设置在第二末端。例如，端子是线结构的线单元的一部分。端子用作mems结构或传感器的端子。

在一个实施例中，第一线段掺杂有第一极性类型的掺杂剂，第二线段掺杂有第二极性类型的掺杂剂。例如，第一线段重掺杂第一极性类型掺杂剂，第二线段重掺杂第二极性类型掺杂剂。第一极性类型可以是p型，第二极性类型可以是n型。提供n型的第一极性类型和p型的第二极性类型也是可以的。掺杂可以被集成到s/d区域或触点掺杂。掺杂与s/d区域或触点掺杂分开的片段也是可以的。

线结构可以使用掩模和蚀刻技术来图案化。例如，在线结构层上设置光刻胶。光刻胶可以通过掩模板由曝光源曝光，该掩模板包含线结构的期望图案。显影后，掩模板的图案被转移到光刻胶上以形成蚀刻掩模。采用蚀刻来图案化线结构层以形成线结构。蚀刻掩模例如可以是光刻胶掩模。蚀刻例如是各向异性蚀刻，例如反应离子蚀刻(rie)。其他蚀刻工艺也是可以的。在一个实施例中，蚀刻形成第一和第二片段。在一个实施例中，线结构是具有第一和第二片段的连续线结构。或者，线结构例如可以是具有第一和第二片段的非连续线结构。第一和第二片段可以通过金属触点电连接。如果线结构集成到栅电极层中，则可以使用用于图案化栅极的掩模来图案化线结构。或者，可以使用单独的掩模和蚀刻工艺来图案化栅极和线结构。

如图所示，片段是彼此的镜像。这使得线段具有大致相同的长度。通过为线段提供曲折设计，可以实现混合区域的有效使用，同时产生具有期望电阻的线结构。例如，线结构产生约为5-50kω的电阻。其他阻值也是可以的。

可以使用单独的注入物掺杂第一和第二线段。例如，使用第一注入掩模的第一注入被用于掺杂第一线段，使用第二注入掩模的第二注入被用于掺杂第二线段。在将线段的掺杂集成到s/d注入物中的情况下，掩模可以是那些用于p型和n型s/d注入物的掩模。

线介电层458覆盖线结构，填充间隙。线介电层为热电堆膜提供机械支撑。线介电层可以是自平坦化介电层，例如旋涂玻璃(sog)。其他类型的自平坦化介电材料也是可以的。介电层可以具有在线路结构顶部上方约100-400nm的顶表面。在线结构顶部提供具有其他厚度的介电层也是可以的。

触点460用于电耦合第一和第二线段。触点例如是金属触点，例如钛(ti)或铝(al)。其他类型的触点也是可以的。为了形成触点，在介电层中形成触点开口，以在第一和第二片段的接合处附近暴露线结构。在衬底上形成并图案化金属层，使得触点耦合第一片段和第二片段。例如，金属层可以是通过溅射或电镀形成的钛(ti)或铝(al)。其他类型的金属层或形成技术也是可以的。在其他实施例中，触点可以通过镶嵌技术形成。例如，在介电层中形成通孔开口。形成导电层以填充通孔开口并覆盖介电层。执行诸如cmp的平坦化工艺以在通孔开口中形成金属触点，从而连接线结构的第一和第二片段。

在基板上形成吸收器层457，覆盖介电层。吸收器层可以使用蚀刻和掩模工艺来图案化，并放置在线结构上方的混合区域中。在一个实施例中，图案化吸收器层，覆盖线结构的中心部分和触点，使腿部分暴露在中心部分之外。吸收器层例如吸收红外辐射。吸收器层可以是tin或nicr层。吸收器层例如可以通过溅射形成。其他类型的吸收器层也是可以的。在一个实施例中，吸收器被构造成吸收大部分红外辐射。例如，吸收器可以被配置成吸收具有8-14μm波长的大于85％的红外辐射。吸收其他波长也是可以的。如图所示，吸收器层设置在触点上方。吸收器用作热电堆的热接点。未被吸收器覆盖的线结构的腿部分用作热电堆的冷接点。

可以提供保护层459。例如，保护层覆盖mems结构。保护层保护mems结构免受后续处理。例如，保护层是通过cvd形成的氧化硅层。其他类型的保护层也是可以的。保护层可以是金属层和金属触点之间的介电层。例如，保护层可以是m1(触点)和m2之间的介电层。其他配置的金属层和保护层也是可以的。

图案化形成下传感器腔顶部的保护层，线介电层和膜以形成开口455，使得腿与线结构的中心部分分开。开口提供通向下传感器腔的通道。这样可以去除下传感器腔中的牺牲填充物，释放线结构。在一个实施例中，可以图案化beol电介质中的金属层之一以用作线结构释放蚀刻掩模，该蚀刻掩模用于图案化各个层以形成开口455释放线结构。例如，金属层可以是m1或m2。其他金属层也可以用作释放蚀刻工艺的蚀刻掩模。

图4c示出mems结构250另一个实施例的俯视图，图4d示出基于图4c的mems结构俯视图的mems结构截面图。横截面图沿a-a'，b-b'和c-c'。mems结构是形成热电堆的线结构，该线结构用作热电红外传感器。俯视图不包括保护线结构的保护层。线结构与图4a-4b中所描述的相似。可能不会描述或详细描述共同元素。线结构设置在构成下传感器腔的膜上。

与图4a-4b相比，线结构具有更多的曲折或弯曲以增加占据膜表面的片段的长度。这使得线结构的电阻增加。增加线段长度或调整片段长度以获得所需电阻的其他设计也是可以的。

在一个实施例中，mems结构是具有n个串联线单元以形成热电红外传感器的多线单元线结构。如图所示，mems结构包括第一和第二线单元2501和2502(例如，n＝2)。为多线单元线结构提供其他数量的线单元也是可以的。例如，多线单元线结构可能有2-4(n＝2-4)个线单元。优选地，多线单元线结构具有n²个线单元。优选地，n等于1-2。其他数量的线单元也是可以的。

如上所述，所示的线结构包括第一和第二线单元(n²，其中n＝1)。在一个实施例中，多线单元线结构的线单元是堆叠线单元。第一和第二堆叠线单元可以在传感器区域内的介电层上彼此相邻设置。如图所示，传感器区域的中心用作第一和第二线单元2501和2502的第一和第二触点4661和4662的触点区域。触点区域处的线单元被介电层4581-2分开。

堆叠线单元包括设置在第一线层436中的第一片段(4201或4202)和设置在第二线层438中的第二线段(4401或4402)。第一和第二线层可以被第一介电层4581分开。例如，第二线层中的线单元的第二线段覆盖在第一线层中线单元的第一线段上。线单元的第一和第二线段由第一线层间介电层4581分开。线段的间隙由第一和第二线层间介电层4581-2填充。

触点(4661或4662)将第一线层中的第一线段连接到第二线层中的第二线段。在第一和第二线层间介电层中形成第一和第二触点。例如，触点设置在触点通孔中。例如，线单元的触点通孔可以与第一和第二线段重叠，从而暴露它们。诸如ti或al之类的触点形成触点通孔的衬垫，从而连接暴露的第一和第二线段。

在一个实施例中，线单元的第一线段被掺杂有第一极性类型的掺杂剂，线单元的第二线段被掺杂有第二极性类型的掺杂剂。例如，第一层中的线单元的第一片段用第一极性类型的掺杂剂掺杂，第二层中线单元的第二片段用第二极性类型的掺杂剂掺杂。第一极性类型可以是n型并且第二极性类型可以是p型。掺杂线段的其他设置也是可以的。

如图所示，第一线单元具有第一和第二末端4511和4521，其位于相对于第二线单元的第一和第二末端4512和4522在传感器区的相对对角处。每个线单元均从传感器区域的相对对角朝向触点区域弯曲。线单元的其他配置或弯曲模式也是可以的。例如，第一堆叠线单元可以占据传感器区域的大约一半，第二堆叠线单元可以占据传感器区域的大约另一半。

第一和第二吸收器层4571和4572设置在第二线介电层4582的衬底上。如图所示，这些吸收器层覆盖传感器区域的中心部分，包括第一和第二触点的触点区域。例如，第一吸收器覆盖传感器区域的中心部分和第一线单元的第一触点区域，并且第二吸收器覆盖传感器区域的中心部分和第二触点区域。第一和第二吸收器层因为是导电的，所以是不同的吸收器层。

吸收器层例如吸收红外辐射。吸收器层可以是tin或nicr层。其他类型的吸收器层也是可以的。在一个实施例中，吸收器被构造成吸收大部分红外辐射。例如，吸收器可以被配置成吸收具有8-14μm波长的大于85％的红外辐射。吸收其他波长也是可以的。如图所示，吸收器层设置在触点上方。吸收器用作热电堆的热接点。未被吸收器覆盖的线结构的腿部分用作热电堆的冷接点。用于形成堆叠线结构的工艺可以包括例如在衬底上形成第一线段层，包括在下传感器腔的上方的传感器膜介电层上方的传感器区域中形成。在一个实施例中，通过cvd在衬底上形成多晶硅层。图案化第一线段层以形成第一和第二线单元不同的第一线段4201和4202。可以使用掩模和蚀刻技术(例如抗蚀剂掩模和rie)来实现图案化。第一片段可以掺杂第一极性类型的掺杂剂，例如n型掺杂剂。掺杂片段可以通过使用注入掩模选择性地注入第一极性类型的掺杂剂来实现。可以在衬底上形成第一层间线介电层4581。第一层间介电层形成线段和传感器膜层表面的衬垫。例如，第一层间介电层形成线段的衬垫但没有填充它们之间的间隙。第一层间介电层可以是通过cvd形成的氧化硅层。提供sog介电层也是可以的。

通过cvd在第一层间线介电层上形成第二线段层(例如多晶硅)并且使用掩模和蚀刻技术将其图案化以形成第一和第二线单元不同的第二线段4401和4402。例如，第二线段覆盖第一线段并且被第一层间线介电层分开。第二线段掺杂有第二极性类型的掺杂剂，例如p型掺杂剂。可以通过使用注入掩模注入第二极性类型的掺杂剂来掺杂第二线段。

在衬底上形成第二层间线电介质衬垫4582。在一个实施例中，第二层间线介电层可以是sog层，填充间隙并在第二线段上方形成平坦顶表面。在触点区域的层间线介电层中形成第一和第二触点通孔。第一触点通孔暴露第一线单元的第一和第二段，第二触点通孔暴露第二线单元的第一和第二片段。可以通过掩模和蚀刻技术形成触点通孔。在衬底上沉积诸如ti或al的触点层。其他类型的金属触点层也是可以的。例如，触点层可以通过溅射被沉积，并形成第二层间线介电层和触点通孔的衬垫。在一个实施例中，触点层形成触点通孔的衬垫而不填充它们。通过掩模和蚀刻技术图案化触点层以形成第一和第二线单元的第一和第二触点4661和4662。在其他实施例中，可以形成金属触点，从而填充通孔开口。可以执行诸如cmp的抛光工艺以去除多余的金属材料，并在触点通孔中留下触点。

在衬底上形成吸收器层，以覆盖第二层间线介电层和触点。吸收器层例如是通过溅射形成的导电层。使用掩模和蚀刻技术图案化吸收器层以在传感器区域的中心部分形成不同的第一和第二吸收器层4571和4572。在触点形成通孔的衬垫而不填充它们的情况下，吸收器层可用于填充触点上的触点通孔。

可以提供保护层459。保护层例如覆盖mems结构。保护层保护mems结构免受后续处理。例如，保护层是通过cvd形成的氧化硅层。其他类型的保护层也是可以的。

形成下传感器腔顶部的保护层，线介电层和膜被图案化以形成开口455，从而将腿与线结构的中心部分分开。例如，执行图案化工艺以释放线结构的线单元。开口形成通向下传感器腔的通路。这样可以去除下传感器腔中的牺牲填充物，释放线结构。在一个实施例中，图案化工艺的掩模可以由beol电介质的金属层提供。例如，掩模可以由beol电介质的m1或m2提供。在其他实施例中，掩模可以是图案化的抗蚀剂掩模。

如上所述，第一线单元2501和第二线单元2502串联耦合。在一个实施例中，第一线单元的第二末端4521耦合到第二线单元的第一末端4512。线单元中的串联连接可通过层间线介电层中的通孔触点来实现，该通孔触点耦合到第一线单元的第二末端和第二线单元的第一末端。金属线可以设置在beol介电层中，例如m1中，以连接通孔触点。线单元串联连接的其他配置也是可以的。

如上所述，线单元的线段被设置在相同的线层并掺杂有相同的掺杂剂类型。这允许使用单个注入工艺(例如，使用单个注入掩模的相同注入工艺)来掺杂线单元的线段。在另外的实施例中，相同线层中线单元的线段可以掺杂有相反极性类型的掺杂剂。在这种情况下，使用单独的注入工艺来掺杂线段(例如，使用不同注入掩模的不同注入工艺)。因此，提供具有相同线层中相同掺杂类型的线单元的线段减少了使用额外的注入掩模的需要。线单元的其他线段配置也是可以的。

如上所述，mems结构包括堆叠和串联耦合的2个线单元。提供其他数量的串联耦合的堆叠线单元也是可以的。优选地，堆叠线单元的线段具有相似的设计。但是，可以理解的是，这不是必需的。另外，线结构可以具有除了图4a-4d中描述的布局之外的布局。

图4e示出了传感器阵列404。传感器阵列包括多个传感器单元410。传感器单元包括耦合到mems结构(例如线结构或如图4a-4d中所描述的结构)的开关。共同元件可能不会被描述或被详细描述。

传感器单元被配置为形成具有y行和z列的阵列。传感器单元对应于传感器阵列的像素。传感器单元在行方向上由行线(rlm)耦合，在列方向上由列线(cln)耦合。传感器单元可以对应于像素。此外，公共线(coms)也用于耦合每列中的传感器单元。例如，每列传感器耦合到相应的com(例如，com1，com2或com3)。如图所示，该阵列包括2×3阵列(y＝2，z＝3)。例如，传感器单元排列成2行(rl1和rl2)和3列(cl1，cl2和cl3)。其他大小的阵列也是可以的。例如，传感器阵列可以是32x32或80x62阵列。

传感器阵列的像素可以包括在衬底上以矩阵布置的多个传感器。例如，每个像素可以包括传感器区域和cmos开关或连接区域。例如，混合cmos区域设置在衬底的传感器阵列区域中。例如，传感器阵列区域包括对应于传感器像素的多个混合传感器区域。

在一个实施例中，传感器单元mems结构的第一端子耦合到开关，而第二端子耦合到公共线(com)。如图所示，传感器单元的每列耦合到相应的com(例如，com1，com2和com3)。开关可以是具有第一和第二s/d端子以及栅极或控制端子的晶体管。例如，开关的第一s/d端子耦合到mems结构的第一端子，第二s/d端子耦合到cl。rl耦合到开关的栅极或控制端子。在一个实施例中，传感器单元的n型端子耦合到com，并且传感器单元的p型端子耦合到cl。将传感器单元耦合到cl和com的其他配置也是可以的。可以选一rl来选择一行传感器单元。激活cl以选择一列传感器单元。所选单元格是所选rl和所选cl的交叉点。选择的单元格输出将要读取的信息。cmos组件和传感器像素之间的互连可以通过beol电介质的ild层来实现。

在一个实施例中，传感器阵列被配置为读出一行传感器单元或像素。例如，一次读出阵列像素的一行。在一个实施例中，选择阵列的一rl，即选择一行像素。随后选择cls，使得所选的rl像素被读出。在一个实施例中，阵列被配置为一次读出一行像素，从第一行开始到最后一行。读出的信息存储在存储器中。一旦所有像素被读出或所有行被扫描完毕，就会产生成像器的一个图像或一帧。例如，可以重建从像素读出并存储在存储器中的信息以形成图像。

在图4e的2x3阵列的情况下，扫描像素以形成图像可以包括选择rl1(第一行)以选择耦合到rl1的像素。在选择rl1之后，选择cl1，cl2和cl3，使得耦合到rl1的像素被读出。耦合到rl1的像素信息被存储在存储器中。选择下一行或第二行rl2以选择rl2的像素。在选择rl2之后，选择cl1，cl2和cl3，使得耦合到rl2的像素被读出。耦合到rl2的像素信息被存储在存储器中。由于rl2是阵列的最后一行，所以像素的信息被重建以形成成像器的一个图像或一帧。通过重复感测，读出和重建过程可以收集许多帧。例如，图像或帧取决于时间。

可以采用选择逻辑和输出逻辑组件来选择用于输出包含信息的单元。逻辑组件可以是cmos晶体管或器件cmos区域中的组件。可以包括其他逻辑组件，包括存储器和重建逻辑组件，以存储和重建信息以形成一个或多个图像。在一个实施例中，存储器和重建逻辑组件可以是片外逻辑。这些逻辑组件作为片上逻辑组件或片上或片外组件的组合也是可以的。

图5a-5g示出了用于形成器件500的工艺的实施例的横截面图。该器件例如与图2，图3a-3d和图4a-4e中描述的类似。共同元件可能不会被描述或被详细描述。

参考图5a，提供衬底501。衬底例如可以是半导体衬底，例如硅衬底。其他类型的衬底或晶片也是可以的。例如，衬底可以是硅锗，锗，砷化镓，或绝缘体上晶体(coi)，例如绝缘体上硅(soi)衬底。衬底可以是掺杂衬底。例如，衬底可以用p型掺杂剂轻度掺杂。提供具有其他类型的掺杂剂或掺杂剂浓度的衬底以及未掺杂的衬底也是可以的。

如图所示，用第一和第二器件区域504和506制备衬底。第一区域是cmos区域，而第二区域是混合区域。cmos区域被配置为包括cmos组件，混合区域被配置为包括mems和混合cmos组件。

在衬底上执行前段线(feol)工艺。例如，处理衬底的cmos区域使其包括第一和第二晶体管区域520a和520b。可以处理混合区域使其包括混合cmos组件区域。在一个实施例中，在第一和第二晶体管区域中形成第一和第二晶体管阱521，混合cmos组件区域中形成隔离阱544。例如，第一晶体管阱是用于n型mos晶体管的p型阱，第二晶体管阱是用于p型晶体管的n型阱，隔离阱可以用于电容器。隔离阱掺杂有隔离型掺杂剂。例如，可以使用注入掩模通过离子注入形成阱。例如，注入掩模可以是光刻胶注入掩模，其被图案化以提供用于注入区域的开口。采用单独的注入工艺来形成p型和n型阱。

如图所示，在衬底上形成隔离区域580以隔离衬底的不同区域。例如，隔离区域也可以被提供用于阱触点区域。隔离区域例如是场氧化物(fox)隔离区域。例如，可以通过使用诸如氮化物掩模对衬底进行选择性热氧化来形成fox区域。其他类型的隔离区域也是可以的。例如，隔离区域可以是浅沟槽隔离(sti)区域。sti区域例如是在注入之前在衬底中形成的填充有介电材料的沟槽，例如氧化硅。sti区域可以具有通过cmp生产的与衬底共面的顶表面。在一个实施例中，在注入掺杂剂之前形成sti区域，如此便不会因掺杂硅而影响它们的形成。

在一个实施例中，处理混合区域以形成底部电容器电极。底部电容器电极例如是掺杂电极。底部电极掺杂有电容器掺杂剂。电容器掺杂剂和隔离掺杂剂是相反极性类型的掺杂剂。底部电极可以通过注入形成，该注入将电容器掺杂剂注入到衬底的混合区域中。或者，底部电容器电极可以是金属硅化物电极。例如，在衬底上沉积并图案化金属层，以在与电极相对应的衬底上形成金属层。可以退火衬底以形成金属硅化物底部电极。用于形成底部电极的其他技术也是可以的。

出于简化的目的，示出具有第一和第二类型晶体管的cmos区域。应该理解的是，cmos区域可以包括其他晶体管和器件区域，例如那些不同的电压晶体管和存储器区域。

如图5b所示，继续feol处理。例如，在衬底上形成栅极层。在一个实施例中，栅极层包括栅介电层和栅电极层。栅介电层例如是热氧化物层，栅电极层可以是多晶硅层。栅电极层例如可以通过cvd形成。在一个实施例中，栅介电层和栅电极层也用作电容器上部的电容器电介质和顶部电容器电极。图案化栅极层以形成晶体管区域中的栅极530和混合cmos区域中的电容器上部。在混合cmos区域包括电阻器的情况下，也可以图案化栅极层以形成线结构和填充物。可以使用掩模和蚀刻技术来实现对栅极层的图案化。例如，使用图案化的抗蚀剂掩模通过rie图案化栅极层。栅极包括栅极电介质532上方的栅电极534，电容器的上部包括顶部电容器电极543下方的电容器电介质542。

形成与栅极相邻的源极/漏极(s/d)区域522和524。s/d区域是重掺杂区域。例如，第一晶体管包括重掺杂的n型s/d区域，而第二晶体管包括p型s/d区域。可以为s/d区域提供轻度掺杂的延伸区域。可以在栅极的侧壁上提供介电侧壁间隔物以便于形成轻掺杂区域。间隔物也可以设置在上电容器部分的一侧。可以使用例如注入掩模，例如光刻胶掩模，通过单独的注入来形成不同的掺杂区域。s/d注入物也可以形成阱触点528以及掺杂顶部电容器电极。例如，用p型s/d区域形成p型阱触点，用n型s/d区域形成n型阱触点。可采用s/d注入在混合cmos区域掺杂电阻。

另外，可以执行另外的注入物以进一步掺杂顶部电容器电极和填充物以充当反射器。而且，也可以执行注入来调整电阻器线结构的电阻。

可以在衬底上形成金属硅化物触点。例如，金属硅化物触点可以形成在s/d区域，栅极电极，阱触点，顶部电容器电极，互连线结构和/或填充物上。例如，可以在衬底上沉积并退火诸如ti，w或al的金属层，以与硅反应从而形成金属硅化物触点。通过例如湿法蚀刻去除未反应的金属，留下金属硅化物触点。

参照图5c，在衬底上形成第一介电层583。介电层作为cmos和混合区域的衬垫。例如，介电层用作覆盖混合cmos组件的保护层。例如，介电层保护电容器。介电层可以是例如由cvd形成的氧化硅。其他类型的介电层也是可以的。

在形成第一介电层583之后，在衬底上形成牺牲层561。例如，牺牲层用作用于在混合区域中形成下传感器腔的牺牲层。在一个实施例中，牺牲层是多晶硅层。其他类型的牺牲层也是可以的。将牺牲层图案化以形成对应于下传感器腔的台面。例如，通过掩模和蚀刻工艺图案化牺牲层。

在衬底上形成第二介电层584。第二介电层作为cmos和混合区域的衬垫。例如，第二介电层作为第一介电层和图案化的牺牲层的衬垫。介电层用作下传感器腔结构层。介电层可以是例如由cvd形成的氧化硅。其他类型的介电层也是可以的。

尽管如上所述，cmos混合组件是电容器，但是也可以形成其他类型的混合组件。例如，可以形成如图2和图3a-3d所述的一个或多个混合组件。例如，可以调整该工艺以形成其他类型的混合组件。

在一个实施例中，在混合区域中的第二介电层上形成mems结构550。例如，在图案化的牺牲层顶上的第二介电层上形成mems结构。mems结构可以是传感器。mems结构可以是热电传感器，例如热电堆结构。其他类型的mems结构也是可以的。

在一个实施例中，mems结构包括诸如图2和图4a-4e所述的线结构。线结构例如是多晶硅线结构。其他类型的在高温下稳定的热电堆材料也是可以的。例如，热电堆材料可以是硅锗(sige)，氮化镓(gan)或诸如石墨烯，黑磷或硫化钼的2d材料。线结构的图案例如可以是蜿蜒的或曲折的线结构。线结构包括掺杂有第一和第二热电堆掺杂剂的第一和第二片段。第一热电堆掺杂剂是第一极性类型掺杂剂，第二热电堆掺杂剂是第二极性类型掺杂剂。第一和第二极性类型掺杂剂是相反极性类型掺杂剂。可以使用具有注入掩模的单独注入物来掺杂片段。

在使用单独的工艺来形成mems结构的情况下，可以用硬掩模层保护cmos区域。硬掩模层例如可以是介电层，诸如氧化硅或氮化硅层。可以图案化硬掩模层以暴露传感器区域，从而保护cmos区域。硬掩模层可以用作蚀刻停止层。其他类型的硬掩模层也是可以的。硬掩模层使得能够图案化传感器区域中的mems结构层，同时保护cmos区域。在形成mems结构之后，可以去除蚀刻停止层。

如图5d所示，继续该工艺以完成传感器。例如，形成介电层以填充线结构，形成金属触点566和吸收器层557。在形成传感器之后，在衬底上形成第三介电层586。第三介电层形成cmos和混合区域的衬垫。例如，第三介电层形成第二介电层和mems结构的衬垫。例如，介电层用作覆盖mems结构的保护层。介电层可以是例如由cvd形成的氧化硅。其他类型的介电层也是可以的。

如上所述，形成单个未堆叠的线结构。然而，可以理解的是，可以形成堆叠的结构和/或阵列结构。mems结构的其他配置也是可以的。例如，在其他实施例中，如前面图4c-d所述，可以在传感器区域中形成堆叠线单元。形成堆叠线单元的工艺可以与形成cmos组件的工艺(cmos工艺)分开。部分或完全结合cmos工艺以形成堆叠线单元也是可以的。例如，这可能取决于所采用的cmos工艺。形成cmos组件和mems结构的其他配置也是可以的。

继续该工艺以执行后段线(beol)工艺。beol工艺包括在衬底上形成通孔介电层572。通孔介电层用作第一ild层的第一通孔层。通孔介电层覆盖cmos和混合区域。通孔层覆盖混合区域中的mems结构。在通孔介电层上执行平坦化工艺以形成平坦顶表面578。平坦化工艺例如可以是cmp。在替代实施例中，介电层可以是自平坦化层，诸如旋涂玻璃(sog)。也可以使用其他类型的介电材料。

在通孔层中形成触点573。例如，触点耦合到cmos和混合区域中的各端子。例如，触点耦合到s/d区域，阱触点，混合cmos组件端子和mems结构端子。触点可以是钨触点。其他类型的触点也是可以的。触点例如由单镶嵌工艺形成。单镶嵌工艺包括形成通孔，使用触点层填充通孔以及抛光(例如cmp)以去除多余的触点材料。使用其他工艺形成触点也是可以的。

在图5e中，继续beol工艺。在一个实施例中，形成具有ild层的beol电介质。例如，形成第一ild层的第一金属层以及附加的ild层。如上所述，通孔层包括通孔触点，金属层包括金属线。形成键合焊盘开口579以暴露顶部金属或焊盘层中的键合焊盘。图案化beol电介质以暴露混合区域。例如，图案化beol电介质的下金属层以用作线结构释放蚀刻掩模，其图案化各层以形成用于释放蚀刻工艺的开口从而暴露mems结构。此外，形成一个或多个开口562以暴露牺牲层。

参照图5f，可以在衬底上形成底部密封环589a。例如，底部密封环围绕器件形成。密封环例如通过剥离工艺形成。使用其他形成技术如蒸发或溅射也是可以的。密封环例如包括金属并且便于随后与帽的热压缩结合。例如，密封环可以是金基金属，例如金或金-锡或其组合。任何其他材料，例如铜(cu)，铝(al)，锗(ge)也是可以的。

衬底经受释放工艺。例如，去除牺牲层以在mems结构下方形成下传感器腔560。在一个实施例中，执行干法蚀刻以形成下传感器腔。在一个实施例中，与保护层相比，蚀刻剂以高蚀刻速率蚀刻牺牲层。例如，蚀刻剂对氧化硅保护层具有高度选择性。在一个实施例中，采用二氟代氙(xef2)蚀刻剂用于释放工艺。在另一个实施例中，使用各向同性的六氟化硫(sf6)蚀刻剂替代xef2作为蚀刻剂。其他类型的蚀刻剂或蚀刻工艺也是可以的。

在图5g中，继续该工艺以进行器件的封装。如图所示，将帽结合到衬底。例如，可以将帽上的顶部帽密封环589b结合到衬底上的底部密封环。在一个实施例中，使用热压缩结合来将帽结合到衬底。帽可以在晶圆层上(晶圆层封装)粘合。例如，在切割晶片以分离器件之前将帽结合。在一个实施例中，帽由对红外辐射透明的材料形成。例如，帽能够将红外辐射传输到传感器。例如，帽可以是硅帽。传输红外辐射的其他类型的材料也是可以的。

在一个实施例中，帽包括抗反射区域591。抗反射区域有利于促进红外辐射通过帽进行传输。在一个实施例中，抗反射区域包括帽的内(底)表面上的底部光栅592和帽的外(顶)表面上的顶部光栅594。光栅可以具有蛾眼光栅图案或结构以促进红外辐射的传输。光栅的其他光栅图案也是可以的。

在一个实施例中，抗反射区域包括设置在帽的正面和背面上的抗反射涂层。具有不同反射率的材料可以交替地沉积在抗反射区域的表面上。例如，用于抗反射涂层的材料可以是硫化锌(zns)或锗(ge)并且以与蛾眼光栅图案或结构相同的方式沉积。提供用于抗反射涂层的任何其他材料和沉积技术也是可以的。

在一个实施例中，吸气剂596设置在帽的内表面上。吸气剂吸收封装器件内的潮气和释气。吸气剂例如可以是锆合金，钛(ti)，镍(ni)，铝(al)，钡(ba)或镁(mg)。其他类型的吸气剂材料如包括铈(ce)或镧(la)的稀土元素也是可以的。吸气剂有助于保持真空，提高可靠性。继续该工艺以完成器件。例如，形成到键合焊盘的连接或键合连接以提供对器件内部组件的访问。

在不脱离其精神或基本特征的情况下，可以以其他具体形式来体现本公开。因此，前述实施例在所有方面都应被认为是说明性的，而不是限制本文所述的发明。因此，本发明的范围由所附权利要求而不是由前面的描述来限定，并且落入权利要求的等同含义和范围内的所有改变旨也将包含其中。