专利名称：静电放电保护电路的制作方法
技术领域：
本发明涉及ー种静电放电保护电路，特别是指ー种具有电压检测机制的静电放电保护电路。
背景技术：
集成电路产品于实际使用环境中可能会遭受静电放电(ElectrostaticDischarge ；ESD)事件的影响，而由于静电放电电压较其所使用的电源电压大出很多，或其 瞬间放电电流相当大，所以当静电放电事件发生时，很可能会损坏集成电路产品的部分电子元件。因此，集成电路产品通常内建静电放电保护机制，据以避免在发生静电放电事件时受到损坏。參阅图I及图2，已知具内建静电放电保护机制的集成电路90至少包含ー输入/输出垫(Input/Output PAD ;I/O PAD) 91、一第一保护单元92、一第二保护单元93、两个接地垫(Ground PAD)94>一电源垫(Power PAD)95及一功率开关96。第一保护单元92及第ニ保护单元93相同，其中皆包括一具有一寄生ニ极管的金属氧化物半导体场效应晶体管，在输入/输出垫91发生ー负静电放电电压时,该电荷可经由第二保护单兀93导入至其中ー个接地垫94，如图I所示，以避免静电放电造成内部电子元件的损坏。但是，当输入/输出垫91发生一正静电放电电压时,该电荷会经由第一保护单兀92、电源垫95、功率开关96才导入其中的另ー个接地垫94，如图2所示，如此将会造成整体放电路径过长，使得其寄生电阻(如寄生电阻97)过大，而产生过高的压降，因而降低了静电放电保护机制的效能。再者，此类的静电放电保护机制在放电的路经中，也需要经过电源垫95，因此电源垫95在电路布局(layout)上的位置也将会影响到静电放电保护机制的保护能力，或也另需个别的电源垫95。
发明内容
因此，本发明的目的之一，即在提供ー种可克服上述已知技术缺陷的具有电压检测机制的静电放电保护电路，用来保护ー耦接于ー输入/输出垫的内部电路。于是，本发明静电放电保护电路包含ー耦接于输入/输出垫的静电放电保护单元；及ー耦接于输入/输出垫与静电放电保护単元的电压检测单元。静电放电保护单兀是用来将发生于输入/输出垫的一静电放电电荷释放至一接地端。电压检测单元耦接于输入/输出垫与静电放电保护単元，用来检测输入/输出垫是否发生ー静电放电电压，并据以控制静电放电保护单元来将输入/输出垫直接导通至接地端。此外，不管是负静电放电电压还是正静电放电电压，静电放电保护单元皆可直接将静电放电电荷导入接地端，如此也缩短了静电放电的放电路径，而提高静电放电保护电路的保护效果，也不需额外的电源垫。
图I是ー电路示意图，说明已知静电放电保护电路的态样，其中静电放电电压为负电荷；图2是ー电路示意图，说明已知静电放电保护电路的态样，其中静电放电电压为正电荷；图3是ー电路示意图，说明本发明静电放电保护电路的第一实施例；图4是ー电路示意图，说明本发明静电放电保护电路的第二实施例；图5是ー电路示意图，说明本发明静电放电保护电路的第三实施例；图6是ー电路示意图，说明本发明静电放电保护电路的第四实施例；
图7是ー电路示意图，说明本发明静电放电保护电路的第五实施例；图8是ー电路示意图，说明本发明静电放电保护电路的第六实施例；及图9是ー电路示意图，说明本发明静电放电保护电路的第七实施例。主要元件符号说明20输入/输出垫30内部电路40接地端50电源绕线100静电放电保护电路110静电放电保护单元120电压检测单元200静电放电保护电路210静电放电保护单元211第一晶体管212寄生ニ极管215 第一电阻220电压检测单元221第二晶体管222 第二电阻223第三电阻300静电放电保护电路320电压检测单元321第二晶体管322 第一ニ极管323 第二ニ极管324 ニ极管模块400静电放电保护电路420电压检测单元421 第一ニ极管422 ニ极管模块
500静电放电保护电路520电压检测单元521 ニ极管模块600静电放电保护电路620电压检测单元621第二晶体管622 第一ニ极管623 第二ニ极管
624 ニ极管模块700静电放电保护电路720电压检测单元721 第二电阻
具体实施例方式有关本发明的前述及其它技术内容、特点与效果，在以下配合參考图式的实施例的详细说明中，将可清楚的呈现。在本发明被详细描述之前，要注意的是，在以下的说明内容中，类似的元件是以相同的编号来表不。參阅图3，本发明第一实施例的静电放电保护电路100包含ー静电放电保护单元110与一电压检测单兀120。静电放电保护电路100是用来保护ー稱接于ー输入/输出垫20的内部电路30，使内部电路30在输入/输出垫20发生ー静电放电电压时，避免受静电放电电流的影响而损坏。静电放电保护单元110耦接于输入/输出垫20与一接地端40间。静电放电保护単元Iio是用来提供一释放运作以将发生于输入/输出垫20的静电放电电荷释放至接地端40。电压检测单元120耦接于输入/输出垫20与静电放电保护单元110，用来检测输入/输出垫20是否发生静电放电电压，并据以控制静电放电保护单元110的释放运作。在电压检测单元120检测到输入/输出垫20发生静电放电电压时，就主动地控制静电放电保护单元110将输入/输出垫20直接导通至接地端40，如此可缩短静电放电电压的放电路径，更有效地保护内部电路30避免受静电放电电压的影响而损坏，且不管静电放电电压是正电荷还是负电荷皆不需要通过ー电源垫，如此也无电源垫在电路上的布局位置对于静电放电保护电路100的影响，也更加提升静电放电保护电路100的保护能力。參阅图4，本发明第二实施例的静电放电保护电路200包含ー静电放电保护单元210与ー耦接于静电放电保护单元210与输入/输出垫20的电压检测单元220。静电放电保护单元210包括一具一寄生ニ极管212的第一晶体管211与一第一电阻215。第一晶体管211具有ー耦接于输入/输出垫20的漏极、一耦接于接地端40的源极，及一耦接于电压检测单元220的栅极。第一电阻215耦接于第一晶体管211的栅极与源极(或接地端40)间。第一晶体管211优选为一 N型金属氧化物半导体场效应晶体管，而寄生ニ极管212即寄生于其漏极与源极间。
电压检测单元220包括一第二晶体管221、一第二电阻222及一第三电阻223。第ニ晶体管221具有ー耦接于输入/输出垫20的源极、一耦接于第一晶体管211的栅极的漏极及ー耦接于第二电阻222与第三电阻223的栅极。第二晶体管221优选为一 P型金属氧化物半导体场效应晶体管。第二电阻222耦接于第二晶体管221的源极与栅极间。第三电阻223耦接于第二晶体管221的栅极与接地端40间。所以，第二电阻222与第三电阻223基本上在输入/输出垫20、第二晶体管221的栅 极与接地端40间形成一分压电路。在静电放电保护电路200的运作中，在输入/输出垫20发生ー负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生ニ极管212导入接地端40，如此将避免该静电放电电压导入内部电路30而使其损坏。在输入/输出垫20发生一正静电放电电压时，第二电阻222的分压会使第二晶体管221导通，此时，静电放电电压就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，使得静电放电电荷可直接释放至接地端40，进而缩短了静电放电电压的放电路径，同时也降低电源绕线50所产生的寄生电阻，如此将更有效地保护内部电路30避免受静电放电电压的影响而损坏。換言之，不管静电放电电压是为正电荷或负电荷皆可以通过第一晶体管211而导入接地端40，如此将更加提升静电放电保护电路100的保护能力。參阅图5，本发明第三实施例的静电放电保护电路300包含静电放电保护单元210与ー耦接于静电放电保护单元210与输入/输出垫20的电压检测单元320。电压检测单元320包括一第二晶体管321、一第一ニ极管322、一第二ニ极管323及一二极管模块324。ニ极管模块324具有一第三ニ极管，或多个串接的第三ニ极管。第二晶体管321具有ー耦接于输入/输出垫20的源极、一耦接于第一晶体管211的栅极的漏极及一耦接于第一ニ极管322与第二ニ极管323的栅极。第二晶体管321优选为一 P型金属氧化物半导体场效应晶体管。第一ニ极管322具有一耦接于第二晶体管321的源极的阳极，及一耦接于第二晶体管321的栅极的阴极。第二ニ极管323具有一耦接于第二晶体管321的栅极的阳极及一耦接于ニ极管模块324的阴极。ニ极管模块324具有一耦接于第二ニ极管323的阴极的阳极及ー耦接于接地端40的阴极。在另ー实施例中，电压检测单元320可省略ニ极管模块324，而第二ニ极管323的阴极则直接连接于接地端40。在静电放电保护电路300的运作中，在输入/输出垫20发生ー负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生ニ极管212导入接地端40 ;而输入/输出垫20发生一正静电放电电压时，第一ニ极管322、第二ニ极管323及ニ极管模块324所包括的上述第三ニ极管均会顺向导通，且第一二极管322的顺向压降会使第二晶体管321导通，此时，静电放电电荷就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电压直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏參阅图6，本发明第四实施例的静电放电保护电路400包含静电放电保护单元210与ー耦接于静电放电保护单元210与输入/输出垫20的电压检测单元420。电压检测单元420包括一第一ニ极管421及一二极管模块422。ニ极管模块422具有一第二ニ极管或多个串接的第二ニ极管。第一ニ极管421具有ー耦接于输入/输出垫20的阳极及ー耦接于ニ极管模块422的阴极。ニ极管模块422具有一耦接于第一ニ极管421的阴极的阳极及一耦接于第一晶体管211的栅极的阴极。在另ー实施例中，电压检测单元420可省略ニ极管模块422，而第一二极管421的阴极则直接连接于第一晶体管211的栅扱。在静电放电保护电路400的运作中，在输入/输出垫20发生ー负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生ニ极管212导入接地端40 ;而输入/输出垫20发生一正静电放电电压时，第一ニ极管421及ニ极管模块422所包括的上述第二ニ极管均会顺向导通，此时，静电放电电荷就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电压直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。參阅图7，本发明第五实施例的静电放电保护电路500包含静电放电保护单元210与ー耦接于静电放电保护单元210与输入/输出垫20的电压检测单元520。电压检测单元520包括一二极管模块521。ニ极管模块521具有一二极管或多个串接的ニ极管。ニ极管模块521所包括的上述ニ极管优选为齐纳ニ极管(Zener Diode，稳压ニ极管)。ニ极管模块521具有ー耦接于输入/输出垫20的阴极及一耦接于第一晶体管211的栅极的阳极。在静电放电保护电路500的运作中，在输入/输出垫20发生ー负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生ニ极管212导入接地端40 ;而输入/输出垫20发生一正静电放电电压时，ニ极管模块521所包括ニ极管会逆向崩溃，此时，静电放电电压就可通过第一电阻215而施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电荷直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。參阅图8，本发明第六实施例的静电放电保护电路600包含静电放电保护单元210与ー耦接于静电放电保护单元210与输入/输出垫20的电压检测单元620。电压检测单元620包括一第二晶体管621、一第一ニ极管622、一第二ニ极管623及一二极管模块624。ニ极管模块624具有一第三ニ极管，或多个串接的第三ニ极管。第一二极管622、第二ニ极管623及ニ极管模块624所包括的上述第三ニ极管优选为齐纳ニ极管。第二晶体管621具有ー耦接于输入/输出垫20的源极、一耦接于第一晶体管211的栅极的漏极及ー耦接于第一ニ极管622与第二ニ极管623的栅极。第二晶体管621优选为一P型金属氧化物半导体场效应晶体管。第一ニ极管622具有一耦接于第二晶体管621的源极的阴极及ー耦接于第二晶体管621的栅极的阳极。第二ニ极管623具有一耦接于第二晶体管621的栅极的阴极及ー耦接于ニ极管模块624的阳极。ニ极管模块624具有一耦接于第二ニ极管623的阳极的阴极及一耦接于接地端40的阳极。在另ー实施例中，电压检测单元620可省略ニ极管模块624，而第二ニ极管623的阳极则直接连接于接地端40。
在静电放电保护电路600的运作中，在输入/输出垫20发生ー负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生ニ极管212导入接地端40 ;而输入/输出垫20发生一正静电放电电压时,第一ニ极管622、第二ニ极管623及ニ极管模块624所包括的第三ニ极管均会逆向崩溃，且第一ニ极管622的崩溃电压会使第二晶体管621导通，此时，静电放电电荷就可通过第一电阻215而施加于第一晶体管211的栅极与源极间,从而导通第一晶体管211，进而将静电放电电压直接释放至接地端40，同理，不管静电放电电压是正电荷还是负电荷皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。參阅图9，本发明第七实施例的静电放电保护电路700包含静电放电保护单元210与ー耦接于静电放电保护单元210与输入/输出垫20的电压检测单元720。电压检测单元720包括一第二电阻721。第二电阻721是I禹接于输入/输出垫20与第一晶体管211的栅极间。所以，第二电阻721与第一电阻215基本上在输入/输出垫20、第一晶体管211的栅极与接地端40间形成一分压电路。 在静电放电保护电路700的运作中，在输入/输出垫20发生ー负静电放电电压时，该静电放电电荷会经由第一晶体管211的寄生ニ极管212导入接地端40 ;而输入/输出垫20发生一正静电放电电压时,第一电阻215的分压可施加于第一晶体管211的栅极与源极间，从而导通第一晶体管211，进而将静电放电电荷直接释放至接地端40，同理，不管静电放电电压是正电压还是负电压皆可以通过第一晶体管211而导入接地端40，据以更有效地保护内部电路30避免受静电放电电压的影响而损坏。综上所述，在本发明静电放电保护电路的运作中，不管静电放电是正电荷还是负电荷皆可通过第一晶体管211而直接释放至接地端40，进而缩短了静电放电电压的放电路径与避免其所造成的不必要的压降，也不需额外的电源垫。此外，静电放电保护単元的释放运作是受电压检测単元所控制，在电压检测单元检测到输入/输出垫发生静电放电电压时，就主动地控制静电放电保护単元将输入/输出垫直接导通至接地端，所以可更有效地释放静电放电电压至接地端，因而能充分保护内部电路避免受静电放电电压的影响而损坏，故确实能达成本发明的目的。然而以上所述者，仅为本发明的优选实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求书及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。
权利要求
1.一种静电放电保护电路，用来保护ーI禹接于ー输入/输出垫的内部电路，所述静电放电保护电路包含 一静电放电保护単元，耦接于所述输入/输出垫，用以将发生于所述输入/输出垫的一静电放电电荷释放至一接地端；及 ー电压检测单元，耦接于所述输入/输出垫与所述静电放电保护単元，用来检测所述输入/输出垫是否发生ー静电放电电压，并据以控制所述静电放电保护单兀来将所述输入/输出垫直接导通至所述接地端。
2.根据权利要求I所述的静电放电保护电路，其中，所述静电放电保护单元包括 一第一晶体管，具有一耦接于所述输入/输出垫的漏极、ー耦接于所述接地端的源极及一耦接于所述电压检测单元的栅极； 其中，当所述静电放电电荷为正电荷时，所述静电放电保护电路根据所述电压检测单元的检测而导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
3.根据权利要求2所述的静电放电保护电路，其中，所述第一晶体管具有一寄生于其漏极与源极间的寄生ニ极管，当所述静电放电电荷为负电荷时，所述静电放电电荷会经由所述寄生ニ极管释放至所述接地端。
4.根据权利要求2所述的静电放电保护电路，其中，所述静电放电保护单元还包括 一第一电阻，耦接于所述第一晶体管的栅极与所述接地端； 其中，当所述静电放电电荷为正电荷时，所述静电放电保护电路根据所述电压检测单元的检测，通过所述第一电阻在所述第一晶体管的栅极形成一导通电压以导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
5.根据权利要求4所述的静电放电保护电路，其中，所述电压检测单元包括 一第二晶体管，具有一耦接于所述输入/输出垫的源极、一耦接于所述第一晶体管的栅极的漏极及ー栅极； 一第二电阻，耦接所述第二晶体管的栅极与所述输入/输出垫；及 一第三电阻，耦接所述第二晶体管的栅极与所述接地端。
6.根据权利要求4所述的静电放电保护电路，其中，所述电压检测单元包括 一第二晶体管，具有一耦接于所述输入/输出垫的源极、一耦接于所述第一晶体管的栅极的漏极及ー栅极； 一第一ニ极管，耦接所述第二晶体管的栅极与所述输入/输出垫；及 一第二ニ极管，耦接所述第二晶体管的栅极与所述接地端。
7.根据权利要求4所述的静电放电保护电路，其中，所述电压检测单元包括一耦接所述输入/输出垫与所述第一晶体管的栅极的第一ニ极管。
8.根据权利要求4所述的静电放电保护电路，其中，所述电压检测单元包括一耦接所述输入/输出垫与所述第一晶体管的栅极的第二电阻。
9.一种静电放电保护电路，用来保护ー I禹接于ー输入/输出垫的内部电路，所述静电放电保护电路包含 一电压检测单元，耦接于所述输入/输出垫，用来检测所述输入/输出垫是否发生ー静电放电电压 '及 一静电放电保护単元，耦接于所述输入/输出垫与所述电压检测单元；其中当所述电压检测单元检测到所述输入/输出垫发生所述静电放电电压时，所述电压检测单元控制所述静电放电保护单元以将所述静电放电电压的ー静电放电电荷释放至所述接地端。
10.根据权利要求9所述的静电放电保护电路，其中，所述静电放电保护单元包括 一第一晶体管，具有一耦接于所述输入/输出垫的漏极、ー耦接于所述接地端的源极及一耦接于所述电压检测单元的栅极； 其中，所述静电放电保护电路根据所述电压检测单元的检测而导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
11.根据权利要求10所述的静电放电保护电路，其中，所述静电放电保护单元还包括 一第一电阻，耦接于所述第一晶体管的栅极与所述接地端； 其中，当所述静电放电荷为正电荷时，根据所述电压检测单元的检测，通过所述第一电阻在所述第一晶体管的栅极形成一导通电压以导通所述第一晶体管，以将所述静电放电电荷释放至所述接地端。
全文摘要
一种静电放电保护电路，用来保护一耦接于一输入/输出垫的内部电路，此种静电放电保护电路包含一静电放电保护单元与一电压检测单元。静电放电保护单元是用来提供一释放运作以将发生于输入/输出垫的一静电放电电压释放至一接地端。电压检测单元是用来检测输入/输出垫是否发生静电放电电压，并据以控制此释放运作。在电压检测单元检测到输入/输出垫发生静电放电电压时，即控制静电放电保护单元在输入/输出垫与接地端间提供直接导电路径以执行此释放运作，用以保护内部电路避免受静电放电电压的影响而损坏。
文档编号G01R19/00GK102693978SQ201210045518
公开日2012年9月26日 申请日期2012年2月24日 优先权日2011年3月25日
发明者吴健铭 申请人:瑞昱半导体股份有限公司