毛刺检测电路的制作方法
【专利摘要】本发明公开了一种毛刺检测电路，包括：一高通滤波器，用于检测输入信号的毛刺，滤除输入信号的低频部分，令高频部分通过并传送到其输出端；一放大器，将所述高通滤波器的输出信号放大后作为施密特触发器的输入信号；一所述施密特触发器，用于判断其输入信号是否达到其设定的阈值电平，确定是否翻转，产生高低电平信号；一整形电路，将所述施密特触发器的输出信号整形为标准逻辑电平信号。本发明能够提高双界面卡工作的安全可靠性能。
【专利说明】毛刺检测电路
【技术领域】
[0001]本发明涉及一种模拟电路，尤其是涉及一种毛刺检测电路。
【背景技术】
[0002]随着双界面卡技术的不断的成熟，以其一张卡片同时可进行接触界面及非接触界面两种操作的特性，使双界面卡逐渐投入到了更多领域的大规模的商业应用当中，主要为交通领域，并逐步扩展到了金融、电子商务、通信等多领域的应用。
[0003]双界面卡应该在只有接触供电，只有非接触供电，既有接触供电又有非接触供电这三种情况下都能正确提供出内部所需要的电压，以及负载电流；并且在不同工作模式之间切换时不能影响双界面卡的通讯，接触式电源与非接触式电源之间不能有馈通电路。当双界面卡工作时，如果外部有不安全的模拟毛刺信号输入时，必需能够检测到这样的模拟毛刺信号，使得内部的逻辑电路进行相应的处理。现有的双界面卡中没有这样的模拟毛刺检测电路。
【发明内容】
[0004]本发明要解决的技术问题是提供一种毛刺检测电路，能够提高双界面卡工作的安全可靠性能。
[0005]为解决上述技术问题，本发明的毛刺检测电路，包括:
[0006]一高通滤波器，用于检测输入信号的毛刺，滤除输入信号的低频部分，令高频部分通过并传送到其输出端；
[0007]—放大器，将所述高通滤波器的输出信号放大后作为施密特触发器的输入信号；
[0008]一所述施密特触发器，用于判断其输入信号是否达到其设定的阈值电平，确定是否翻转，产生高低电平信号；
[0009]一整形电路，将所述施密特触发器的输出信号整形为标准逻辑电平信号。
[0010]本发明的毛刺检测电路，可以检测输入信号和电源信号上的威胁性毛刺信号，能够在实现较低功耗和较少芯片面积开销的情况下，提高双界面卡工作的安全可靠性能。
【专利附图】
【附图说明】
[0011]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0012]图1是所述毛刺检测电路一实施例结构不意图；
[0013]图2是图1中高通滤波器一实施例结构示意图；
[0014]图3是图1中施密特触发器一实施例结构示意图。
【具体实施方式】
[0015]参见图1所示，所述毛刺检测电路，包括:一高通滤波器，一放大器，一施密特触发器，一整形电路。
[0016]结合图2所示，输入IN为带有毛刺的输入信号INPUT和稳定的输入电源AVDD。输入信号INPUT输入到所述高通滤波器的输入端，当输入信号INPUT带有不安全的毛刺时，所述高通滤波器将输入信号INPUT中的低频分量滤除，令高频分量通过，产生高通滤波器的输出信号OUTPUT。
[0017]所述放大器为一级放大器，其输入端与所述高通滤波器的输出端相连接，对高通滤波器的输出信号OUTPUT进行放大，并将放大后的高通滤波器输出信号OUTPUT作为输入信号INPUT'输入给所述施密特触发器。
[0018]所述施密特触发器的输入端与放大器的输出端相连接，根据自身设定的阈值电平判定其输入信号INPUT'是否令其翻转，当其输入信号INPUT'达到其设定的阈值电平时，产生高低电平信号并输出(即逻辑输出)。
[0019]所述整形电路由逻辑电路组成，在一实施例中为两个串接的反相器，其输入端与施密特触发器的输出端相连接，将施密特触发器的输出信号OUTPUT'整形为标准逻辑电平输出OUT。
[0020]结合图2所示，所述高通滤波电路在一实施例中，包括一个无源电容C、一个偏置电路和一个有源电阻R。
[0021]所述偏置电路由第一 PMOS晶体管ΡΜ0，第一 NMOS晶体管NMO构成，产生直流偏置电压给有源电阻，提供直流工作电平。其中，第一 PMOS晶体管PMO的源极与输入电源AVDD端相连接，其栅极与漏极和第一 NMOS晶体管NMO的漏极与栅极相连接，第一 NMOS晶体管NMO的源极接地AVSS。
[0022]所述有源电阻R由第二 PMOS晶体管PMl，第三PMOS晶体管PM2，第二 NMOS晶体管NM1，第三NMOS晶体管NM2构成。其中，第二 PMOS晶体管PMl的源极与输入电源AVDD端相连接，其栅极与第一 PMOS晶体管PMO的栅极相连接，其漏极与第三PMOS晶体管PM2的源极相连接。第三PMOS晶体管PM2的栅极与漏极和第二 NMOS晶体管匪I的栅极与漏极，以及无源电容C的一端相连接后作为高通滤波器的输出端；第二NMOS晶体管匪I的源极与第三NMOS晶体管匪2的漏极相连接；第三NMOS晶体管匪2的栅极与第一 NMOS晶体管NMO的栅极相连接，第三NMOS晶体管匪2的源极接地AVSS。
[0023]所述无源电容C的另一端作为高通滤波器的输入端。
[0024]所述高通滤波器的传递函数为:
Vout(S) SC
[0025]Vin(S) - 1 + λ λ)(
[0026]调整RC的值，可以设定截止频率/ = ，决定低于截止频率的信号衰减通过，
2πκ(
而高于截止频率的信号正常通过。
[0027]如图3所示，所述施密特触发器由逻辑门组成，在一实施例中，包括第一反相器INV0，第二反相器INV1，第三反相器INV2。所述第一反相器INVO的输入端作为施密特触发器的输入端，第一反相器INVO的输出端连接所述第二反相器INVl的输入端，第二反相器INVl的输出端连接所述第三反相器INV2的输入端，第三反相器INV2的输出端又接入到第二反相器INVl的输入端。
[0028]所述施密特触发器带有迟滞功能，对于输入信号的双向扫描具有不同翻转阈值，这样具有抗干扰的能力；通过调节所述第一反相器INVO中的PMOS晶体管和第三反相器INV2中的NMOS管，可以大幅度的改变翻转阈值VTH。正常无干扰毛刺的输入信号经过放大后并不会使得施密特触发器翻转，而不安全的毛刺信号经放大后则会令施密特触发器翻转。
[0029]施密特触发器翻转产生的高低电平信号经过整形电路整形为标准的逻辑电平后传送给双界面卡内部逻辑电路，内部的逻辑电路进行安全模式设置。这样提高了整个双界面卡的可靠性能。
[0030]以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种毛刺检测电路，其特征在于，包括: 一高通滤波器，用于检测输入信号的毛刺，滤除输入信号的低频部分，令高频部分通过并传送到其输出端； 一放大器，将所述高通滤波器的输出信号放大后作为施密特触发器的输入信号； 一所述施密特触发器，用于判断其输入信号是否达到其设定的阈值电平，确定是否翻转，产生高低电平信号； 一整形电路，将所述施密特触发器的输出信号整形为标准逻辑电平信号输出。
2.根据权利要求1所述的毛刺检测电路，其特征在于:所述高通滤波电路，包括一无源电容、一偏置电路和一有源电阻； 所述偏置电路由第一 PMOS晶体管，第一 NMOS晶体管构成，产生直流偏置电压给有源电阻，提供直流工作电平；其中，第一 PMOS晶体管的源极与输入电源端相连接，其栅极与漏极和第一 NMOS晶体管的漏极与栅极相连接，第一 NMOS晶体管的源极接地； 所述有源电阻由第二 PMOS晶体管，第三PMOS晶体管，第二 NMOS晶体管，第三NMOS晶体管构成；其中，第二 PMOS晶体管的源极与输入电源端相连接，其栅极与第一 PMOS晶体管的栅极相连接，其漏极与第三PMOS晶体管的源极相连接；第三PMOS晶体管的栅极与漏极和第二 NMOS晶体管的栅极与漏极，以及无源电容的一端相连接后作为高通滤波器的输出端；第二 NMOS晶体管的源极与第三NMOS晶体管的漏极相连接；第三NMOS晶体管的栅极与第一NMOS晶体管的栅极相连接，第三NMOS晶体管的源极接地； 所述无源电容的另一端作为高通滤波器的输入端。
3.根据权利要求1所述的毛刺检测电路，其特征在于:所述施密特触发器，包括第一反相器，第二反相器，第三反相器；所述第一反相器的输入端作为施密特触发器的输入端，第一反相器的输出端连接所述第二反相器的输入端，第二反相器的输出端连接所述第三反相器的输入端，第三反相器的输出端又接入到第二反相器的输入端。
【文档编号】G01R29/00GK104166053SQ201310185314
【公开日】2014年11月26日 申请日期:2013年5月17日 优先权日:2013年5月17日
【发明者】张美鑫 申请人:上海华虹集成电路有限责任公司