一种防电源攻击的电源毛刺信号检测电路及检测方法
一种防电源攻击的电源毛刺信号检测电路及检测方法
【专利摘要】本发明涉及一种防电源攻击的电源毛刺信号检测系统及方法，设置有低通滤波器、两个类反相器、两个反相器及逻辑单元。当类反相器中的PMOS管的|VGS|电压值，即滤波前后电源的电势差超过PMOS管的阈值电压绝对值，判断滤波前的电源出现电源毛刺，从而触发毛刺攻击报警。滤波频率及PMOS管的尺寸及阈值共同决定电源毛刺的边沿斜率及毛刺深度。本发明具有电路结构简单，节省芯片面积，容易实现，响应速度快，不易出现误判断，静态功耗极低等优点。
【专利说明】一种防电源攻击的电源毛刺信号检测电路及检测方法
【技术领域】
[0001]本发明涉及电源技术，特别涉及一种防电源攻击的电源毛刺信号检测电路及检测方法。
【背景技术】
[0002]随着智能卡的广泛应用，在安全领域的智能卡成为了黑客攻击的重点对象。电源毛刺(power glitch)攻击是通过快速改变输入到智能卡芯片的电源电压或者地电压,使得芯片里的某些电路单元受到影响，导致一个或者多个电路单元进入错误状态，从而导致芯片处理器跳过或者根据错误的状态实施错误的操作，进而使芯片内隐藏的安全信息逐渐的暴露出来的一种攻击手段。
【发明内容】
[0003]本发明提供了一种防电源攻击的电源毛刺信号检测电路及检测方法，结构简单，检测快速有效。
[0004]为了达到上述目的，本发明的一个技术方案是提供一种防电源攻击的电源毛刺信号检测电路，其中包含:
低通滤波器，其将被监控的电源分为滤波前的第一电源VCC，和经过该低通滤波器滤波后的第二电源VCCin ；
第一类反相器，包含相连接的PMOS管MPl和NMOS管匪2 ;管MPl的源极和栅极分别连接第一电源VCC和第二电源VCCin ;电容C2连接至管MPl的漏极与管丽2的漏极连接的节点a ;
第一反相器，包含相连接的PMOS管MP2和NMOS管MN3 ;管MP2的栅极与管MN3的栅极的连接点，连接至所述第一类反相器的节点a ;管1^2的漏极与管丽3的漏极连接的节点C，连接至逻辑单元；
其中，当第一电源VCC与第二电源VCCin的电势差VPP(vrc_ vran)超过管MPl的阈值电压Vthp时，管MPl打开对电容C2进行充电，进而使节点a的电位提升至第一反相器的翻转电压Vth_MN3时，第一反相器的节点c向逻辑单元发送第一触发信号，使逻辑单元产生第一报警信号来对第一电源VCC上出现的正向毛刺进行报警。
[0005]优选地，在所述电源毛刺信号检测电路中还包含:
第二类反相器，包含相连接的PMOS管MP3和NMOS管NM4 ;管MP3的栅极和源极分别连接第一电源VCC和第二电源VCCin ;电容C3连接至管MP3的漏极与管MN4的漏极连接的节点b ；
第二反相器，包含相连接的PMOS管MP4和NMOS管MN5 ;管MP4的栅极与管MN5的栅极的连接点，连接至所述第二类反相器的节点b ;管1^4的漏极与管丽5的漏极连接的节点d，连接至逻辑单元；
其中，当第二电源VCCin与第一电源VCC的电势差VPP (vrcin_ra)超过管MP3的阈值电压Vthp’ I时，管MP3打开对电容C3进行充电，进而使节点b的电位提升至第二反相器的翻转电压Vth_MN5时，第二反相器的节点d向逻辑单元发送第二触发信号，使逻辑单元产生第二报警信号来对第一电源VCC上出现的负向毛刺进行报警。
[0006]优选地，在所述的逻辑单元中，进一步包含:
第一缓冲器，其输入端连接至所述第一反相器的节点C，对第一反相器输出的第一触发信号进行整形；
第二缓冲器，其输入端连接至所述第二反相器的节点d，对第二反相器输出的第二触发信号进行整形；
或门，其两个输入端分别连接至第一缓冲器和第二缓冲器的输出端；
D触发器，其输入端连接至或门的输出端，根据整形及逻辑或运算之后的第一触发信号及第二触发信号来相应产生第一报警信号及第二报警信号。
[0007]优选地，所述D触发器设置有清零端或置位端，接收外部向其反馈的清零信号或置位信号，对该D触发器输出的信号进行清零或置位。
[0008]优选地，所述第一反相器和第二反相器是非对称的反相器。
[0009]优选地，所述管丽2的栅极和管MN4的栅极，都连接至NMOS管丽I的栅极及偏置电压，使管丽2、管MN4的电流为管丽I的电流的镜像。
[0010]优选地，所述低通滤波器包含串联的电阻Rl和电容Cl，由电阻Rl与电容Cl的串联点输出过滤后的第二电源VCCin。
[0011]本发明的另一个技术方案是提供一种防电源攻击的电源毛刺信号检测方法，其中包含以下过程:
设置低通滤波器，将被监控的电源分为滤波前的第一电源VCC和滤波后的第二电源VCCin ；
在第一类反相器中，使PMOS管MPl的漏极与NMOS管匪2的漏极的连接点作为输出节点a，分别与电容C2和第一反相器的输入节点连接；
在第二类反相器中，使PMOS管MP3的漏极与NMOS管NM4的漏极的连接点作为输出节点b，分别与电容C3和第二反相器的输入节点连接；
所述管MPI的IvgsI电压值为第一电源vcc与第二电源vccin的电势差vpp
(VCC-VCCin)，
当管MPi的IvgsI电压值超过管mpi的阈值电压I vthp I时，管mpi打开对电容C2充电，进而使第一类反相器的输出节点a的电位提升至所述第一反相器的翻转电压Vth_MN3时，第一反相器的输出节点c输出第一触发信号；
所述管MP3的IVGS I电压值为第二电源VCCin与第一电源VCC的电势差VPP (vccin_vcc),当管mp3的IvgsI电压值超过管mp3的阈值电压|vthP’ I时，管mp3打开对电容C3充电，进而使第二类反相器的输出节点b的电位提升至所述第二反相器的翻转电压Vth_MN5时，第二反相器的输出节点d输出第二触发信号；
所述第一触发信号或第二触发信号为下降沿信号，经过整形及逻辑或的运算之后得到上升沿信号，使一个D触发器根据该上升沿信号输出由低电平至高电平翻转的第一报警信号或第二报警信号，来对第一电源VCC上出现的正向毛刺或负向毛刺进行报警。
[0012]优选地，所述第一电源VCC与第二电源VCCin的电势差为零时，所述第一类反相器的输出节点a及所述第二类反相器的输出节点b输出零电压，使所述第一反相器的输出节点C及所述第二反相器的输出节点d输出高电平，经过整形及逻辑或的运算之后使所述D触发器处于输出为零的保持状态。
[0013]优选地，所述D触发器输出第一报警信号或第二报警信号之后，由外部向该D触发器反馈的清零信号来将第一报警信号或第二报警信号清零，使该D触发器恢复到输出为零的保持状态。
[0014]与现有技术相比，本发明所述防电源攻击的电源毛刺检测电路及检测方法，其电路采样端由RC滤波器和PMOS管组成，由带毛刺的电源VCC和经过RC滤波器滤波后的电源VCCin的电压差是否达到所述PMOS管的阈值电压来判断是否有电源毛刺，如果上述电压差超过此PMOS管的阈值电压的时候就会触发毛刺攻击报警。RC滤波频率及PMOS管的尺寸及阈值共同决定判断的电源毛刺的边沿斜率(glitch slope)及毛刺深度。本发明具有电路结构简单，节省芯片面积，容易实现，响应速度快，不易出现误判断，静态功耗极低等优点。
【专利附图】
【附图说明】
[0015]图1是本发明所述防电源攻击的电源毛刺信号检测电路的结构原理图；
图2是本发明中所述电源毛刺信号为正向毛刺信号的示意图；
图3是本发明中所述电源毛刺信号为正向毛刺信号时关键信号动作的示意图；
图4是本发明中所述电源毛刺信号为负向毛刺信号的示意图；
图5是本发明中所述电源毛刺信号为负向毛刺信号时关键信号动作的示意图。
【具体实施方式】
[0016]以下结合【专利附图】
【附图说明】本发明的【具体实施方式】。
[0017]如图1所示，本发明所述防电源攻击的电源毛刺信号检测电路中，设置有RC低通滤波器，其包含串联的电阻Rl和电容Cl。该RC低通滤波器将被监控的电源，分割为滤波前带毛刺的电源VCC，和经过RC低通滤波器滤波后不带高频毛刺的电源VCCin。
[0018]设置两个PMOS管MPl和MP3 ;使管MPl的源极、管MP3的栅极，分别与上述滤波前带毛刺的电源VCC连接；将管MPl的栅极、管MP3的源极，分别与上述滤波后不带毛刺的电源VCCin连接。
[0019]设置两个电流源NMOS管丽2和MN4 ;将管MPl与管MN2连接形成第一个类反相器；类似地，将管MP3与管MN4连接形成第二个类反相器；在这两个类反相器的输出级，分别连接有电容C2、C3，因而在静态下(电源没有毛刺的时候)不会产生能量损耗。
[0020]其中，电容C2连接至管MPl漏极与管丽2漏极连接的节点a ;电容C3连接至管MP3漏极与管MN4漏极连接的节点b。管丽2的栅极、和管MN4的栅极，分别连接至另一个NMOS管丽I的栅极。
[0021]设置另外两个PMOS管MP2和MP4，和另外两个NMOS管丽3和丽5 ;将管MP2和管MN3连接形成第一个反相器；类似地，将管MP4和管MN5连接形成第二个反相器。可以将这两个反相器设置成非对称的反相器，将其翻转电平设置到更低以增加对电源毛刺响应的敏感度。
[0022]将管MP2栅极与管MN3栅极的连接点，与上述电容C2的正端连接，即连接至所述的节点a ;将管MP4栅极与管丽5栅极的连接点，与上述电容C3的正端连接，即连接至所述的节点b。
[0023]所述管MP2的源极、管MP4的源极，分别连接至上述滤波前带毛刺的电源VCC。将第一个反相器中管MP2漏极与管丽3漏极连接的节点C，与第一个缓冲器(buffer)Il的输入端连接；将第二个反相器中管MP4漏极与管MN5漏极连接的节点d，与第二个缓冲器12的输入端连接。两个缓冲器I1、12的输出端连接至或门13的两个输入端，所述或门13的输出端连接至D触发器14的输入端。
[0024]这两个反相器输出的信号对毛刺的响应是以脉冲的形式体现，在由所述缓冲器
I1、12整形及或门13运算后输出，将对任何上述反相器的脉冲做出响应；再由上升沿触发的D触发器14得到想要的高电平的报警信号ALARM(其他示例中也可以得到低电平的报警信号)；所述D触发器的清零端CLR和置位端SET，由系统反馈的信号控制来进行清零和置位。
[0025]初始状态为电源上没有毛刺的时候，电源VCC和VCCin的电势差为0，使MPl和MP3这两个PMOS管处于关闭状态，此时电容C2及C3的电荷将被电流源丽2和MN4 (它们的电流由管丽I镜像而来)放电，因此静态时节点a和b的电压均为0，经过由管MP2和管丽3、管MP4和管丽5组成的两个反相器，分别输出高电平，再经过缓冲器Il和12、或门13后输出为低电平0，则后面上升沿触发的D触发器处于保持状态，默认为O。需要说明的是，图1中右侧框中的逻辑部分电源域可与被检测电源域不一致，但要求合理的电平逻辑转换。
[0026]以下解释检测电源上正向毛刺信号触发机制:
配合参见图2、图3所示，假设电源VCC出现边沿斜率(glitch slope)及毛刺深度均达到要求的向上毛刺(图2)，通过低通滤波器后的电源VCCin则是一个相对较稳定的电源，那么源极和栅极分别接电源VCC和VCCin的PMOS管MPl的| VGS |电压值为电源VCC和VCCin的电势差VPP(ra_ VCCin),即接近于上述假设产生的向上毛刺的毛刺深度。上面已经假设这个毛刺的边沿斜率及毛刺深度均达到要求，因此管mpi的IvgsI电压值将超过自身的阈值电压Ivthp I，因此管MPl将打开并对电容C2充电。由于电流源丽2由管丽I的电流镜像而来(可以设置的偏置电流较低)，而管MPl的导通瞬间将很快将节点a的电位充到足够大，此电压足够达到由管MP2和管丽3组成的非对称反相器的翻转电压Vth_MN3，其输出节点c产生下降沿信号，再经过缓冲器Il及或门13后将产生一个上升沿信号，从而触发后面的D触发器，使该D触发器输出的O翻转为I即产生报警信号ALARM;至此该D触发器将等待系统反馈的清零信号来将报警信号ALARM清零，而恢复最初的待命状态。
[0027]以下解释检测电源上负向毛刺信号触发机制:
配合参见图4、图5所示，假设电源VCC出现边沿斜率及毛刺深度均达到要求的向下毛刺(图4)，通过低通滤波器后的电源VCCin则是一个相对较稳定的电源，那么源极和栅极分别接电源VCCin和VCC的PMOS管MP3的| VGS |电压值为电源VCCin和VCC的电势差VPP(VCCin-VCOj 即接近于上述假设产生的向下毛刺的毛刺深度。上面已经假设这个毛刺的边沿斜率及毛刺深度均达到要求，因此管mp3的IvgsI电压值将超过自身的阈值电压|vthP’|，因此管MP3将打开并对电容C3充电。由于电流源MN4由管丽I的电流镜像而来(可以设置的偏置电流较低)，而管MP3的导通瞬间将很快将节点b的电位充到足够大，此电压足够达到由管MP4和管丽5组成的非对称反相器的翻转电压Vth_MN5，其输出节点d产生下降沿信号，再经过缓冲器12及或门13后将产生一个上升沿信号，从而触发后面的D触发器，使该D触发器输出的O翻转为I即产生报警信号ALARM;至此D触发器将等待系统反馈的清零信号来将报警信号ALARM清零，而恢复最初的待命状态。
[0028]尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【权利要求】
1.一种防电源攻击的电源毛刺信号检测电路，其特征在于，包含: 低通滤波器，其将被监控的电源分为滤波前的第一电源VCC，和经过该低通滤波器滤波后的第二电源VCCin ； 第一类反相器，包含相连接的PMOS管MPl和NMOS管匪2 ;管MPl的源极和栅极分别连接第一电源VCC和第二电源VCCin ;电容C2连接至管MPl的漏极与管丽2的漏极连接的节点a ; 第一反相器，包含相连接的PMOS管MP2和NMOS管MN3 ;管MP2的栅极与管MN3的栅极的连接点，连接至所述第一类反相器的节点a ;管1^2的漏极与管丽3的漏极连接的节点C，连接至逻辑单元； 其中，当第一电源VCC与第二电源VCCin的电势差VPP(vrc_ vran)超过管MPl的阈值电压Vthp时，管MPl打开对电容C2进行充电，进而使节点a的电位提升至第一反相器的翻转电压Vth_MN3时，第一反相器的节点c向逻辑单元发送第一触发信号，使逻辑单元产生第一报警信号来对第一电源VCC上出现的正向毛刺进行报警。
2.如权利要求1所述防电源攻击的电源毛刺信号检测电路，其特征在于，还包含: 第二类反相器，包含相连接的PMOS管MP3和NMOS管NM4 ;管MP3的栅极和源极分别连接第一电源VCC和第二电源VCCin ;电容C3连接至管MP3的漏极与管MN4的漏极连接的节点b ； 第二反相器，包含相连接的PMOS管MP4和NMOS管MN5 ;管MP4的栅极与管MN5的栅极的连接点，连接至所述第二类反相器的节点b ;管1^4的漏极与管丽5的漏极连接的节点d，连接至逻辑单元； 其中，当第二电源VCCin与第一电源VCC的电势差VPP(vrcin_ 超过管MP3的阈值电压Vthp’ I时，管MP3打开对电容C3进行充电，进而使节点b的电位提升至第二反相器的翻转电压Vth_MN5时，第二反相器的节点d向逻辑单元发送第二触发信号，使逻辑单元产生第二报警信号来对第一电源VCC上出现的负向毛刺进行报警。
3.如权利要求2所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述的逻辑单元中，进一步包含: 第一缓冲器，其输入端连接至所述第一反相器的节点C，对第一反相器输出的第一触发信号进行整形； 第二缓冲器，其输入端连接至所述第二反相器的节点d，对第二反相器输出的第二触发信号进行整形； 或门，其两个输入端分别连接至第一缓冲器和第二缓冲器的输出端； D触发器，其输入端连接至或门的输出端，根据整形及逻辑或运算之后的第一触发信号及第二触发信号来相应产生第一报警信号及第二报警信号。
4.如权利要求3所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述D触发器设置有清零端或置位端，接收外部向其反馈的清零信号或置位信号，对该D触发器输出的信号进行清零或置位。
5.如权利要求2所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述第一反相器和第二反相器是非对称的反相器。
6.如权利要求2所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述管丽2的栅极和管MN4的栅极，都连接至NMOS管丽I的栅极及偏置电压，使管丽2、管MN4的电流为管丽I的电流的镜像。
7.如权利要求1所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述低通滤波器包含串联的电阻Rl和电容Cl，由电阻Rl与电容Cl的串联点输出过滤后的第二电源VCCin。
8.一种防电源攻击的电源毛刺信号检测方法，其特征在于，包含以下过程: 设置低通滤波器，将被监控的电源分为滤波前的第一电源VCC和滤波后的第二电源VCCin ； 在第一类反相器中，使PMOS管MPl的漏极与NMOS管匪2的漏极的连接点作为输出节点a，分别与电容C2和第一反相器的输入节点连接； 在第二类反相器中，使PMOS管MP3的漏极与NMOS管NM4的漏极的连接点作为输出节点b，分别与电容C3和第二反相器的输入节点连接； 所述管MPI的IvgsI电压值为第一电源vcc与第二电源vccin的电势差vpp(ra_VCCin)，当管MPi的IvgsI电压值超过管mpi的阈值电压I vthp I时，管mpi打开对电容C2充电，进而使第一类反相器的输出节点a的电位提升至所述第一反相器的翻转电压Vth_MN3时，第一反相器的输出节点c输出第一触发信号； 所述管MP3的IVGS I电压值为第二电源VCCin与第一电源VCC的电势差VPP(vran_ vcc),当管mp3的IvgsI电压值超过管mp3的阈值电压|vthP’ I时，管mp3打开对电容C3充电，进而使第二类反相器的输出节点b的电位提升至所述第二反相器的翻转电压Vth_MN5时，第二反相器的输出节点d输出第二触发信号； 所述第一触发信号或第二触发信号为下降沿信号，经过整形及逻辑或的运算之后得到上升沿信号，使一个D触发器根据该上升沿信号输出由低电平至高电平翻转的第一报警信号或第二报警信号，来对第一电源VCC上出现的正向毛刺或负向毛刺进行报警。
9.如权利要求8所述防电源攻击的电源毛刺信号检测方法，其特征在于， 所述第一电源VCC与第二电源VCCin的电势差为零时，所述第一类反相器的输出节点a及所述第二类反相器的输出节点b输出零电压，使所述第一反相器的输出节点c及所述第二反相器的输出节点d输出高电平，经过整形及逻辑或的运算之后使所述D触发器处于输出为零的保持状态。
10.如权利要求8所述防电源攻击的电源毛刺信号检测方法，其特征在于， 所述D触发器输出第一报警信号或第二报警信号之后，由外部向该D触发器反馈的清零信号来将第一报警信号或第二报警信号清零，使该D触发器恢复到输出为零的保持状态。
【文档编号】G01R31/40GK104459564SQ201410689271
【公开日】2015年3月25日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】周玉洁, 陈文建 申请人:上海爱信诺航芯电子科技有限公司
【专利摘要】本发明涉及一种防电源攻击的电源毛刺信号检测系统及方法，设置有低通滤波器、两个类反相器、两个反相器及逻辑单元。当类反相器中的PMOS管的|VGS|电压值，即滤波前后电源的电势差超过PMOS管的阈值电压绝对值，判断滤波前的电源出现电源毛刺，从而触发毛刺攻击报警。滤波频率及PMOS管的尺寸及阈值共同决定电源毛刺的边沿斜率及毛刺深度。本发明具有电路结构简单，节省芯片面积，容易实现，响应速度快，不易出现误判断，静态功耗极低等优点。
【专利说明】一种防电源攻击的电源毛刺信号检测电路及检测方法
【技术领域】
[0001]本发明涉及电源技术，特别涉及一种防电源攻击的电源毛刺信号检测电路及检测方法。
【背景技术】
[0002]随着智能卡的广泛应用，在安全领域的智能卡成为了黑客攻击的重点对象。电源毛刺(power glitch)攻击是通过快速改变输入到智能卡芯片的电源电压或者地电压,使得芯片里的某些电路单元受到影响，导致一个或者多个电路单元进入错误状态，从而导致芯片处理器跳过或者根据错误的状态实施错误的操作，进而使芯片内隐藏的安全信息逐渐的暴露出来的一种攻击手段。
【发明内容】
[0003]本发明提供了一种防电源攻击的电源毛刺信号检测电路及检测方法，结构简单，检测快速有效。
[0004]为了达到上述目的，本发明的一个技术方案是提供一种防电源攻击的电源毛刺信号检测电路，其中包含:
低通滤波器，其将被监控的电源分为滤波前的第一电源VCC，和经过该低通滤波器滤波后的第二电源VCCin ；
第一类反相器，包含相连接的PMOS管MPl和NMOS管匪2 ;管MPl的源极和栅极分别连接第一电源VCC和第二电源VCCin ;电容C2连接至管MPl的漏极与管丽2的漏极连接的节点a ;
第一反相器，包含相连接的PMOS管MP2和NMOS管MN3 ;管MP2的栅极与管MN3的栅极的连接点，连接至所述第一类反相器的节点a ;管1^2的漏极与管丽3的漏极连接的节点C，连接至逻辑单元；
其中，当第一电源VCC与第二电源VCCin的电势差VPP(vrc_ vran)超过管MPl的阈值电压Vthp时，管MPl打开对电容C2进行充电，进而使节点a的电位提升至第一反相器的翻转电压Vth_MN3时，第一反相器的节点c向逻辑单元发送第一触发信号，使逻辑单元产生第一报警信号来对第一电源VCC上出现的正向毛刺进行报警。
[0005]优选地，在所述电源毛刺信号检测电路中还包含:
第二类反相器，包含相连接的PMOS管MP3和NMOS管NM4 ;管MP3的栅极和源极分别连接第一电源VCC和第二电源VCCin ;电容C3连接至管MP3的漏极与管MN4的漏极连接的节点b ；
第二反相器，包含相连接的PMOS管MP4和NMOS管MN5 ;管MP4的栅极与管MN5的栅极的连接点，连接至所述第二类反相器的节点b ;管1^4的漏极与管丽5的漏极连接的节点d，连接至逻辑单元；
其中，当第二电源VCCin与第一电源VCC的电势差VPP (vrcin_ra)超过管MP3的阈值电压Vthp’ I时，管MP3打开对电容C3进行充电，进而使节点b的电位提升至第二反相器的翻转电压Vth_MN5时，第二反相器的节点d向逻辑单元发送第二触发信号，使逻辑单元产生第二报警信号来对第一电源VCC上出现的负向毛刺进行报警。
[0006]优选地，在所述的逻辑单元中，进一步包含:
第一缓冲器，其输入端连接至所述第一反相器的节点C，对第一反相器输出的第一触发信号进行整形；
第二缓冲器，其输入端连接至所述第二反相器的节点d，对第二反相器输出的第二触发信号进行整形；
或门，其两个输入端分别连接至第一缓冲器和第二缓冲器的输出端；
D触发器，其输入端连接至或门的输出端，根据整形及逻辑或运算之后的第一触发信号及第二触发信号来相应产生第一报警信号及第二报警信号。
[0007]优选地，所述D触发器设置有清零端或置位端，接收外部向其反馈的清零信号或置位信号，对该D触发器输出的信号进行清零或置位。
[0008]优选地，所述第一反相器和第二反相器是非对称的反相器。
[0009]优选地，所述管丽2的栅极和管MN4的栅极，都连接至NMOS管丽I的栅极及偏置电压，使管丽2、管MN4的电流为管丽I的电流的镜像。
[0010]优选地，所述低通滤波器包含串联的电阻Rl和电容Cl，由电阻Rl与电容Cl的串联点输出过滤后的第二电源VCCin。
[0011]本发明的另一个技术方案是提供一种防电源攻击的电源毛刺信号检测方法，其中包含以下过程:
设置低通滤波器，将被监控的电源分为滤波前的第一电源VCC和滤波后的第二电源VCCin ；
在第一类反相器中，使PMOS管MPl的漏极与NMOS管匪2的漏极的连接点作为输出节点a，分别与电容C2和第一反相器的输入节点连接；
在第二类反相器中，使PMOS管MP3的漏极与NMOS管NM4的漏极的连接点作为输出节点b，分别与电容C3和第二反相器的输入节点连接；
所述管MPI的IvgsI电压值为第一电源vcc与第二电源vccin的电势差vpp
(VCC-VCCin)，
当管MPi的IvgsI电压值超过管mpi的阈值电压I vthp I时，管mpi打开对电容C2充电，进而使第一类反相器的输出节点a的电位提升至所述第一反相器的翻转电压Vth_MN3时，第一反相器的输出节点c输出第一触发信号；
所述管MP3的IVGS I电压值为第二电源VCCin与第一电源VCC的电势差VPP (vccin_vcc),当管mp3的IvgsI电压值超过管mp3的阈值电压|vthP’ I时，管mp3打开对电容C3充电，进而使第二类反相器的输出节点b的电位提升至所述第二反相器的翻转电压Vth_MN5时，第二反相器的输出节点d输出第二触发信号；
所述第一触发信号或第二触发信号为下降沿信号，经过整形及逻辑或的运算之后得到上升沿信号，使一个D触发器根据该上升沿信号输出由低电平至高电平翻转的第一报警信号或第二报警信号，来对第一电源VCC上出现的正向毛刺或负向毛刺进行报警。
[0012]优选地，所述第一电源VCC与第二电源VCCin的电势差为零时，所述第一类反相器的输出节点a及所述第二类反相器的输出节点b输出零电压，使所述第一反相器的输出节点C及所述第二反相器的输出节点d输出高电平，经过整形及逻辑或的运算之后使所述D触发器处于输出为零的保持状态。
[0013]优选地，所述D触发器输出第一报警信号或第二报警信号之后，由外部向该D触发器反馈的清零信号来将第一报警信号或第二报警信号清零，使该D触发器恢复到输出为零的保持状态。
[0014]与现有技术相比，本发明所述防电源攻击的电源毛刺检测电路及检测方法，其电路采样端由RC滤波器和PMOS管组成，由带毛刺的电源VCC和经过RC滤波器滤波后的电源VCCin的电压差是否达到所述PMOS管的阈值电压来判断是否有电源毛刺，如果上述电压差超过此PMOS管的阈值电压的时候就会触发毛刺攻击报警。RC滤波频率及PMOS管的尺寸及阈值共同决定判断的电源毛刺的边沿斜率(glitch slope)及毛刺深度。本发明具有电路结构简单，节省芯片面积，容易实现，响应速度快，不易出现误判断，静态功耗极低等优点。
【专利附图】
【附图说明】
[0015]图1是本发明所述防电源攻击的电源毛刺信号检测电路的结构原理图；
图2是本发明中所述电源毛刺信号为正向毛刺信号的示意图；
图3是本发明中所述电源毛刺信号为正向毛刺信号时关键信号动作的示意图；
图4是本发明中所述电源毛刺信号为负向毛刺信号的示意图；
图5是本发明中所述电源毛刺信号为负向毛刺信号时关键信号动作的示意图。
【具体实施方式】
[0016]以下结合【专利附图】
【附图说明】本发明的【具体实施方式】。
[0017]如图1所示，本发明所述防电源攻击的电源毛刺信号检测电路中，设置有RC低通滤波器，其包含串联的电阻Rl和电容Cl。该RC低通滤波器将被监控的电源，分割为滤波前带毛刺的电源VCC，和经过RC低通滤波器滤波后不带高频毛刺的电源VCCin。
[0018]设置两个PMOS管MPl和MP3 ;使管MPl的源极、管MP3的栅极，分别与上述滤波前带毛刺的电源VCC连接；将管MPl的栅极、管MP3的源极，分别与上述滤波后不带毛刺的电源VCCin连接。
[0019]设置两个电流源NMOS管丽2和MN4 ;将管MPl与管MN2连接形成第一个类反相器；类似地，将管MP3与管MN4连接形成第二个类反相器；在这两个类反相器的输出级，分别连接有电容C2、C3，因而在静态下(电源没有毛刺的时候)不会产生能量损耗。
[0020]其中，电容C2连接至管MPl漏极与管丽2漏极连接的节点a ;电容C3连接至管MP3漏极与管MN4漏极连接的节点b。管丽2的栅极、和管MN4的栅极，分别连接至另一个NMOS管丽I的栅极。
[0021]设置另外两个PMOS管MP2和MP4，和另外两个NMOS管丽3和丽5 ;将管MP2和管MN3连接形成第一个反相器；类似地，将管MP4和管MN5连接形成第二个反相器。可以将这两个反相器设置成非对称的反相器，将其翻转电平设置到更低以增加对电源毛刺响应的敏感度。
[0022]将管MP2栅极与管MN3栅极的连接点，与上述电容C2的正端连接，即连接至所述的节点a ;将管MP4栅极与管丽5栅极的连接点，与上述电容C3的正端连接，即连接至所述的节点b。
[0023]所述管MP2的源极、管MP4的源极，分别连接至上述滤波前带毛刺的电源VCC。将第一个反相器中管MP2漏极与管丽3漏极连接的节点C，与第一个缓冲器(buffer)Il的输入端连接；将第二个反相器中管MP4漏极与管MN5漏极连接的节点d，与第二个缓冲器12的输入端连接。两个缓冲器I1、12的输出端连接至或门13的两个输入端，所述或门13的输出端连接至D触发器14的输入端。
[0024]这两个反相器输出的信号对毛刺的响应是以脉冲的形式体现，在由所述缓冲器
I1、12整形及或门13运算后输出，将对任何上述反相器的脉冲做出响应；再由上升沿触发的D触发器14得到想要的高电平的报警信号ALARM(其他示例中也可以得到低电平的报警信号)；所述D触发器的清零端CLR和置位端SET，由系统反馈的信号控制来进行清零和置位。
[0025]初始状态为电源上没有毛刺的时候，电源VCC和VCCin的电势差为0，使MPl和MP3这两个PMOS管处于关闭状态，此时电容C2及C3的电荷将被电流源丽2和MN4 (它们的电流由管丽I镜像而来)放电，因此静态时节点a和b的电压均为0，经过由管MP2和管丽3、管MP4和管丽5组成的两个反相器，分别输出高电平，再经过缓冲器Il和12、或门13后输出为低电平0，则后面上升沿触发的D触发器处于保持状态，默认为O。需要说明的是，图1中右侧框中的逻辑部分电源域可与被检测电源域不一致，但要求合理的电平逻辑转换。
[0026]以下解释检测电源上正向毛刺信号触发机制:
配合参见图2、图3所示，假设电源VCC出现边沿斜率(glitch slope)及毛刺深度均达到要求的向上毛刺(图2)，通过低通滤波器后的电源VCCin则是一个相对较稳定的电源，那么源极和栅极分别接电源VCC和VCCin的PMOS管MPl的| VGS |电压值为电源VCC和VCCin的电势差VPP(ra_ VCCin),即接近于上述假设产生的向上毛刺的毛刺深度。上面已经假设这个毛刺的边沿斜率及毛刺深度均达到要求，因此管mpi的IvgsI电压值将超过自身的阈值电压Ivthp I，因此管MPl将打开并对电容C2充电。由于电流源丽2由管丽I的电流镜像而来(可以设置的偏置电流较低)，而管MPl的导通瞬间将很快将节点a的电位充到足够大，此电压足够达到由管MP2和管丽3组成的非对称反相器的翻转电压Vth_MN3，其输出节点c产生下降沿信号，再经过缓冲器Il及或门13后将产生一个上升沿信号，从而触发后面的D触发器，使该D触发器输出的O翻转为I即产生报警信号ALARM;至此该D触发器将等待系统反馈的清零信号来将报警信号ALARM清零，而恢复最初的待命状态。
[0027]以下解释检测电源上负向毛刺信号触发机制:
配合参见图4、图5所示，假设电源VCC出现边沿斜率及毛刺深度均达到要求的向下毛刺(图4)，通过低通滤波器后的电源VCCin则是一个相对较稳定的电源，那么源极和栅极分别接电源VCCin和VCC的PMOS管MP3的| VGS |电压值为电源VCCin和VCC的电势差VPP(VCCin-VCOj 即接近于上述假设产生的向下毛刺的毛刺深度。上面已经假设这个毛刺的边沿斜率及毛刺深度均达到要求，因此管mp3的IvgsI电压值将超过自身的阈值电压|vthP’|，因此管MP3将打开并对电容C3充电。由于电流源MN4由管丽I的电流镜像而来(可以设置的偏置电流较低)，而管MP3的导通瞬间将很快将节点b的电位充到足够大，此电压足够达到由管MP4和管丽5组成的非对称反相器的翻转电压Vth_MN5，其输出节点d产生下降沿信号，再经过缓冲器12及或门13后将产生一个上升沿信号，从而触发后面的D触发器，使该D触发器输出的O翻转为I即产生报警信号ALARM;至此D触发器将等待系统反馈的清零信号来将报警信号ALARM清零，而恢复最初的待命状态。
[0028]尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【权利要求】
1.一种防电源攻击的电源毛刺信号检测电路，其特征在于，包含: 低通滤波器，其将被监控的电源分为滤波前的第一电源VCC，和经过该低通滤波器滤波后的第二电源VCCin ； 第一类反相器，包含相连接的PMOS管MPl和NMOS管匪2 ;管MPl的源极和栅极分别连接第一电源VCC和第二电源VCCin ;电容C2连接至管MPl的漏极与管丽2的漏极连接的节点a ; 第一反相器，包含相连接的PMOS管MP2和NMOS管MN3 ;管MP2的栅极与管MN3的栅极的连接点，连接至所述第一类反相器的节点a ;管1^2的漏极与管丽3的漏极连接的节点C，连接至逻辑单元； 其中，当第一电源VCC与第二电源VCCin的电势差VPP(vrc_ vran)超过管MPl的阈值电压Vthp时，管MPl打开对电容C2进行充电，进而使节点a的电位提升至第一反相器的翻转电压Vth_MN3时，第一反相器的节点c向逻辑单元发送第一触发信号，使逻辑单元产生第一报警信号来对第一电源VCC上出现的正向毛刺进行报警。
2.如权利要求1所述防电源攻击的电源毛刺信号检测电路，其特征在于，还包含: 第二类反相器，包含相连接的PMOS管MP3和NMOS管NM4 ;管MP3的栅极和源极分别连接第一电源VCC和第二电源VCCin ;电容C3连接至管MP3的漏极与管MN4的漏极连接的节点b ； 第二反相器，包含相连接的PMOS管MP4和NMOS管MN5 ;管MP4的栅极与管MN5的栅极的连接点，连接至所述第二类反相器的节点b ;管1^4的漏极与管丽5的漏极连接的节点d，连接至逻辑单元； 其中，当第二电源VCCin与第一电源VCC的电势差VPP(vrcin_ 超过管MP3的阈值电压Vthp’ I时，管MP3打开对电容C3进行充电，进而使节点b的电位提升至第二反相器的翻转电压Vth_MN5时，第二反相器的节点d向逻辑单元发送第二触发信号，使逻辑单元产生第二报警信号来对第一电源VCC上出现的负向毛刺进行报警。
3.如权利要求2所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述的逻辑单元中，进一步包含: 第一缓冲器，其输入端连接至所述第一反相器的节点C，对第一反相器输出的第一触发信号进行整形； 第二缓冲器，其输入端连接至所述第二反相器的节点d，对第二反相器输出的第二触发信号进行整形； 或门，其两个输入端分别连接至第一缓冲器和第二缓冲器的输出端； D触发器，其输入端连接至或门的输出端，根据整形及逻辑或运算之后的第一触发信号及第二触发信号来相应产生第一报警信号及第二报警信号。
4.如权利要求3所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述D触发器设置有清零端或置位端，接收外部向其反馈的清零信号或置位信号，对该D触发器输出的信号进行清零或置位。
5.如权利要求2所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述第一反相器和第二反相器是非对称的反相器。
6.如权利要求2所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述管丽2的栅极和管MN4的栅极，都连接至NMOS管丽I的栅极及偏置电压，使管丽2、管MN4的电流为管丽I的电流的镜像。
7.如权利要求1所述防电源攻击的电源毛刺信号检测电路，其特征在于， 所述低通滤波器包含串联的电阻Rl和电容Cl，由电阻Rl与电容Cl的串联点输出过滤后的第二电源VCCin。
8.一种防电源攻击的电源毛刺信号检测方法，其特征在于，包含以下过程: 设置低通滤波器，将被监控的电源分为滤波前的第一电源VCC和滤波后的第二电源VCCin ； 在第一类反相器中，使PMOS管MPl的漏极与NMOS管匪2的漏极的连接点作为输出节点a，分别与电容C2和第一反相器的输入节点连接； 在第二类反相器中，使PMOS管MP3的漏极与NMOS管NM4的漏极的连接点作为输出节点b，分别与电容C3和第二反相器的输入节点连接； 所述管MPI的IvgsI电压值为第一电源vcc与第二电源vccin的电势差vpp(ra_VCCin)，当管MPi的IvgsI电压值超过管mpi的阈值电压I vthp I时，管mpi打开对电容C2充电，进而使第一类反相器的输出节点a的电位提升至所述第一反相器的翻转电压Vth_MN3时，第一反相器的输出节点c输出第一触发信号； 所述管MP3的IVGS I电压值为第二电源VCCin与第一电源VCC的电势差VPP(vran_ vcc),当管mp3的IvgsI电压值超过管mp3的阈值电压|vthP’ I时，管mp3打开对电容C3充电，进而使第二类反相器的输出节点b的电位提升至所述第二反相器的翻转电压Vth_MN5时，第二反相器的输出节点d输出第二触发信号； 所述第一触发信号或第二触发信号为下降沿信号，经过整形及逻辑或的运算之后得到上升沿信号，使一个D触发器根据该上升沿信号输出由低电平至高电平翻转的第一报警信号或第二报警信号，来对第一电源VCC上出现的正向毛刺或负向毛刺进行报警。
9.如权利要求8所述防电源攻击的电源毛刺信号检测方法，其特征在于， 所述第一电源VCC与第二电源VCCin的电势差为零时，所述第一类反相器的输出节点a及所述第二类反相器的输出节点b输出零电压，使所述第一反相器的输出节点c及所述第二反相器的输出节点d输出高电平，经过整形及逻辑或的运算之后使所述D触发器处于输出为零的保持状态。
10.如权利要求8所述防电源攻击的电源毛刺信号检测方法，其特征在于， 所述D触发器输出第一报警信号或第二报警信号之后，由外部向该D触发器反馈的清零信号来将第一报警信号或第二报警信号清零，使该D触发器恢复到输出为零的保持状态。
【文档编号】G01R31/40GK104459564SQ201410689271
【公开日】2015年3月25日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】周玉洁, 陈文建 申请人:上海爱信诺航芯电子科技有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1