具有传感器的集成电路和制造方法
【专利摘要】本发明公开了一种集成电路，包括：衬底(10)，承载多个电路元件(20)；所述衬底上的多个感测电极(34)，每一个感测电极电连接至所述电路元件的至少一个；以及多个阱(50)，用于容纳样品，每一个感测电极限定了所述阱之一的底部，其中每一个感测电极包括向上延伸到所述阱中的至少一个部分(34’)。也公开了一种制造这种IC的方法。
【专利说明】具有传感器的集成电路和制造方法
【技术领域】
[0001]本发明涉及一种集成电路(IC)，所述IC包括在IC的金属化叠层中多个离子敏感电极。
[0002]本发明还涉及一种制造这种IC的方法。
【背景技术】
[0003]IC功能的不断发展的多样性已经导致了许多技术的微型化，即实现了在IC上可用的许多技术。这种微型化的示例包括(医学)实验室技术，例如体液样品的分析物分析以及DNA测序技术。
[0004]在US2010/0137143A1中公开了用于DNA测序监测的芯片上实验室装置的示例。该文件公开了一种CMOS 1C，其中多个pH-敏感电极(即多个化学FET或ISFET的pH-敏感栅电极)位于IC的金属化叠层的上部金属层中。钝化层形成于金属化叠层上方，在相应PH-敏感栅电极上方的钝化叠层上形成多个二氧化硅反应腔室。每一个反应腔室包含珠子，诸如测序引物或自测序核酸模板之类的核酸与所述珠子共价束缚，FET检测由当扩展DNA序列时释放的无机焦磷酸盐的水解释放的H+离子产生的pH变化。
[0005]通过监测pH变化这种DNA测序的间接检测是特别有前途的，因为与其中监测由于这种扩展导致的电容性变化的直接检测方法相比，它允许单独扩展到DNA串的更方便的检测。
[0006]然而，在US2010/0137143A1中公开的IC具有多种值得注意的缺点。首先，它要求相对较大数量的附加工艺步骤来制造，增加了 IC的成本。例如，本质上众所周知的是对于扩展栅极FET和ISFET，信噪比由于传感器电极的表面积降低而降低。
[0007]将钝化层用作金属化叠层中的场效应晶体管(FET)的扩展栅电极上的pH敏感材料的事实是另外的关注点，因为其限制了可以用于PH-敏感材料的钝化层的材料，并且此外由于要求钝化层具有最小的厚度以便有效地保护IC的下面结构免受外部影响，限制了FET的灵敏度。
【发明内容】
[0008]本发明试图提供一种具有改进灵敏度的1C，所述IC包括在IC的金属化叠层中的多个电极。
[0009]本发明还试图提供一种以减小的成本制造这种IC的方法。
[0010]根据本发明的一个方面，提出了一种集成电路，包括:衬底，承载多个电路元件；所述衬底上的多个感测电极，每一个感测电极电连接至至少一个所述电路元件；以及多个阱，用于容纳样品，每一个感测电极限定了所述阱之一的底部，其中每一个感测电极具有从所述电极的表面向上延伸到所述阱中的至少一个部分。本发明是基于以下实现:将电极的面积向上延伸至阱中，例如作为与样品阱的内壁上或实质上相邻的一部分，可以显著地增加电极的面积。因此，由于较大的电极改进了由电极产生的感测信号的信噪比，这允许样品阱的进一步微型化，从而促进了阱的维度减小到亚微米尺寸，例如横截面或直径，允许单一IC上更高密度的感测电极。
[0011]在实施例中，每一个感测电极包括离子敏感层，例如pH敏感层。特别合适的pH敏感材料包括Ta2O5,因为这也是特别湿气难以渗透的，此外在较大pH范围内具有电学响应的非常好的线性度。
[0012]优选地，所述IC还包括所述衬底上的金属化叠层，用于提供与至少一些所述电路元件的互连，所述金属化叠层包括通过相应的电绝缘层彼此空间分离的多个已构图金属层，至少一些所述电绝缘层包括导电部分，用于电学互连相邻金属层的部分，其中已构图金属化层的至少之一包括多个感测电极，其中所述导电部分中的一些导电部分限定了所述向上延伸感测电极部分；并且其中所述阱延伸进入到所述金属化叠层中，每一个阱终止于所述感测电极之一处。
[0013]将采样体积设置到金属化叠层中具有这样的优势:在更少的处理步骤中制造1C，同时提供了采样体积(sample volumne),保持所述采样体积小到足以允许在IC上集成较大个数的采样体积，例如IO6或以上。此外，通过间层连接部分(例如通孔)形成样品电极的侧壁延伸意味着在传统制造工艺(例如CMOS工艺)中不要求附加的步骤就可以形成具有延伸面积感测电极的1C，因为可以通过更改现有的通孔形成步骤而不是要求附加的工艺步骤来增加侧壁延伸。
[0014]所述IC还可以包括已构图的钝化层，所述已构图的钝化层包括多个所述孔隙，每一个孔隙形成了相应采样体积的部分以提供对于IC的附加保护。
[0015]在优选实施例中，所述金属化叠层还包括第一构图金属层和第一构图金属层上的第二构图金属层，所述第一构图金属层包括多个感测电极，并且所述第二构图金属层包括多个另外的孔隙，每一个阱从所述另外孔隙之一朝着所述感测电极的至少一个延伸。所述第二构图金属层用作形成阱的掩模，具有以下优势:在钝化层的构图之前不要求平坦化步骤，就可以实现钝化层(如果存在的话)和金属化叠层的上部电介质层的高分辨率刻蚀，因为简单地要求现有的第一金属层构图步骤的调节而不是附加的构图步骤，同时通过修改用于将结合焊盘开口的现有刻蚀工艺省略了平面化步骤，使得可以同时推动了穿过所述另外孔隙的阱，显著地减小了附加工艺步骤的个数。第二构图金属层的存在具有另外的优势:因为金属典型地表现出良好的扩散阻挡性质，第二构图金属层用作例如水和离子的(扩散)阻挡层。
[0016]有利地，第二构图金属层导电地耦合至偏置电压源。已经发现这种偏置电压的施加改进了阱的浸润性，当利用感兴趣的反应剂填充采样体积时这尤为有利。
[0017]在实施例中，金属化叠层还包括在相邻金属层之间形成的钝化层。这促进了金属化叠层顶部上的钝化层的去除，从而改进了 IC抵抗例如湿气侵入的保护，因为嵌入的钝化层要求最小的构图。这种嵌入的钝化层可以与金属化叠层顶部上的另外钝化层相结合，以例如改进IC的机械保护。
[0018]优选地，每一个阱具有锥形侧壁，因为已经发现这使其容易用感兴趣的反应剂填充每一个采样体积，并且保留了与阱内附着的核酸的珠子。
[0019]优选地，每一个阱具有矩形横截面，因为这确保了当中间包括(实质上)球形珠子时反应剂仍然可以进入所述阱。[0020]替代地，向上延伸电极部分可以与阱的侧壁横向地分离，以在每一个阱内加载这种珠子之后进入所述阱。优选地，向上延伸电极部分彼此分离，以促进将这种珠子加载到阱中。
[0021]每一个阱可以用一个珠子填充，所述珠子的每一个包括化学束缚到所述珠子的核酸。这允许如US2010/0137143A1中实质上公开的DNA复制的监测。
[0022]根据另一个方面，提出了一种制造集成电路的方法，所述方法包括:提供衬底，所述衬底承载多个电路元件；提供所述衬底上的多个感测电极，每一个感测电极电连接至至少一个所述电路元件；在所述多个感测电极上形成另外的层；将所述另外的层开口以限定用于容纳样品的多个阱，所述阱的每一个终止于所述感测电极之一；以及通过形成向上延伸到所述阱中的导电部分来扩展所述感测电极。
[0023]如前所述，通过实质上沿所述阱的侧壁上或侧壁中形成感测电极，增加了每一个阱内的感测电极的面积，从而允许形成较小的阱、同时在由感测电极产生的信号中保持可接受的信噪比。
[0024]在实施例中，所述方法还包括:用离子敏感电介质层给每一个阱加衬里、接着是形成所述导电部分以提供对于感测电极电极的离子敏感性。
[0025]在优选实施例中，所述方法还包括:在所述衬底上提供金属化叠层，用于提供与所述电路元件的至少一些的互连，所述金属化叠层包括通过相应的电绝缘层彼此空间分离的多个已构图金属层，所述电绝缘层的至少一些包括导电部分，用于电学互连相邻金属层的部分，其中所述已构图金属化层的至少之一包括多个感测电极，其中所述导电部分中的一些导电部分限定了所述向上延伸的电极部分；其中所述另外的层至少包括所述金属化叠层的上部电绝缘层。如上所述，这具有以下优势:可以在更少的处理步骤中制造1C，同时提供了保持小到足以允许在IC上集成较大个数的采样体积，例如IO6或以上
[0026]所述方法还可以包括在所述构图步骤之前在金属化叠层上提供平面化层、并且平面化钝化层，其中所述开口步骤包括形成延伸穿过所述钝化层、并且终止于所述电极之一上的多个孔隙，每一个所述孔隙形成所述阱之一的至少一部分。在该实施例中，所述平面化步骤对于促进钝化层的高分辨率构图步骤是必要的。
[0027]然而，在优选的替代实施例中，所述金属化叠层还包括第一构图金属层和第一构图金属层上的第二构图金属层，所述第一构图金属层包括多个感测电极，并且所述第二构图金属层包括多个另外的孔隙，其中形成多个孔隙的步骤还包括将每一个阱延伸通过所述另外孔隙之一，使得所述采样体积终止于所述感测电极之一处，因为在这种情况下可以更加容易地实现高分辨率光刻步骤、同时不必首先平坦化钝化层。
【专利附图】
【附图说明】
[0028]参考附图并且作为非限制性示例详细描述本发明的实施例，其中:
[0029]图1示意性地描述了本发明的方法的实施例；
[0030]图2和图3示意性地描述了加载有珠子的本发明的IC的感测阱的横截面和顶视图；
[0031]图4示意性地描述了本发明方法的替代实施例；以及
[0032]图5示出了根据本发明实施例的IC的顶视图。【具体实施方式】
[0033]应该理解的是附图只是示意性的并且没有按比例绘制。还应该理解的是贯穿附图使用相同的参考数字来标识相同或类似的部件。
[0034]图1示意性地描述了根据本发明的方法的实施例，用于在后端生产线(BOEL)中制造包括多个诸如PH敏感电极之类的离子敏感电极的1C，更具体地在IC的金属化叠层中。优选地，在CMOS工艺中制造所述1C，尽管任意合适的半导体技术可以用于制造根据本发明实施例的1C。
[0035]图1所示的第一步骤(a)是完全常规的，并且包括合适衬底10的提供，所述衬底包括例如承载诸如场效应晶体管等的多个半导体电路元件20。衬底10可以是任意合适的衬底，例如包括S1、SiGe、GaAs或GaN的衬底、绝缘体上的硅衬底等等。在图1中，示出了横向FET20，具有源极区22、漏极区24和从源极区22延伸至漏极区24的沟道区26。应该理解的是只是作为非限制性示例示出了横向FET，例如垂直FET、双极晶体管、非晶体管半导体器件等的其他晶体管设计同样是可行的。这种半导体电路元件本质上是已知的，并且可以使用任意合适的工艺步骤来制造。太多合适的工艺步骤对于本领域普通技术人员是已知的，为了简明起见将不再进一步讨论。
[0036]在衬底10上形成金属化叠层30，以提供与半导体电路元件20和/或在半导体电路元件20之间的互连。金属化叠层典型地包括通过电介质层32彼此电绝缘的多个构图金属层31，具有通过通孔33电学互连的不同金属层31的部分。提供这种金属化叠层30再次本质上是已知的，并且可以按照任意合适的方式实现。
[0037]应该注意的是在CMOS工艺的情况下,任意合适的材料可以用于形成金属化叠层，例如T1、TiN、Al、Cu及其组合来限定金属层31，以及氧化硅、氮化硅、低_k电介质和其他电介质材料及其组合来形成电介质层32。尽管在图1(a)中，将这些层描述为单独的层，应该理解的是这些层本身可以包括叠层，如在诸如亚微米CMOS技术中的同时代半导体技术中的常用设计实践。
[0038]金属化叠层30包括与相应电路元件20电连接的多个感测电极34，并且还可以包括诸如一个或多个结合焊盘36之类的附加互连结构。在优选实施例中，每一个电极34是扩展栅极场效应晶体管(EGFET) 20的扩展栅极。在替代实施例中，每一个电极34形成了电容器的电容性极板，所述电容器在作为相对电容性极板的电极34上具有介质、并且在两个极板之间具有电介质层，在这种情况下电路元件20可以适用于使用交流电检测电容变化。在另一个实施例中，每一个电极34例如通过与电极34和电路元件20之间的金属化结构的连接与另外的开关例如FET相连，用于向感测电极34提供限定的电势，使得可以将电极预充电至设置的工作点。因为这种感测原理本质上是已知的，为了简明起见将不再详细讨论它们。
[0039]根据本发明的实施例，通孔33的一些形成于感测电极34上，以形成这些电极的向上延伸部分34’，如下文中将更加详细描述的。重要的是可以通过重新设计这一步骤在现有的通孔形成步骤中包括这种向上延伸通孔部分34’，使得无需包括附加的处理步骤来形成金属化叠层30就可以向IC设计添加向上延伸部分34’。每一个感测电极可以包括任意合适个数的向上延伸部分34’。在这种部分34’由通孔33形成的情况下，可以将所述通孔整形为从所述感测电极34的表面向上延伸的柱子。可以在感测电极34上的单一阱内部包括任意合适个数的各种柱子；通常来说有利地是将单一阱内部的这种向上延伸部分的个数最大化以将感测电极34的面积增加最大化。
[0040]在实施例中，使用任意合适的沉积技术将钝化层40典型地形成于金属化叠层30上。任意合适的钝化材料或钝化材料的组合可以用于钝化层40。尽管在本申请中，将钝化层40示出为单一的层，应该理解的是同样可行的是钝化层包括多个层，例如从至少包括氧化硅(Si02)、氮化硅、富硅氮化物等的材料组中选择的两个或多个层。
[0041]在下一个步骤(b)中，使用任意合适的钝化技术对钝化层(叠层)40平面化。例如，使用化学机械抛光(CMP)对钝化层40平面化。钝化层40可选的平面化确保了可以具有所需高分辨率地实现使用光刻对钝化层的开口。具体地，平面钝化层促进了高度共形(构图)光致抗蚀剂的形成，从而促进了具有不大于几个微米的特征尺寸的结构的形成。
[0042]接下来，使用合适的刻蚀配方(例如合适的干法刻蚀配方)对钝化层构图(即开口)，从而在由钝化层中刻蚀的孔隙限定的每一个电极34上形成阱或采样体积50，并且去除电极上的金属化叠层30的电介质材料32。阱50形成为使得将每一个感测电极34的一个或多个向上延伸部分34’形成于阱50的内部。同时，通过在结合焊盘36上形成开口 52暴露了结合焊盘36。这在步骤(c)中示出。因为钝化层的构图本质上是已知的，为了简明起见将不再进一步详细地解释。可以在刻蚀工艺的后期阶段调节刻蚀配方，以促进钝化叠层30的电介质材料的选择性去除，必要时例如使用包括CF4/02的气体混合物或者任意其他合适的刻蚀配方。这种刻蚀配方典型地一方面具有在金属化叠层30的电介质层之间、以及另一方面在金属层叠层30的的金属层之间的优秀选择性。
[0043]在实施例中，向上延伸部分34’与阱50的侧壁横向分离。在替代实施例中，向上延伸部分34’形成了阱50的侧壁的至少一部分。
[0044]在实施例中，由于下面详细解释的原因，孔隙具有矩形横截面，例如正方形横截面。
[0045]在另一个实施例中，阱或采样体积50具有锥形侧壁。如本质上已知的，侧壁形状可以通过调节干法刻蚀条件来控制；例如对偏置电压和气体组分进行优化，例如以控制侧壁处保护性聚合物的形成。由于下面将详细解释的原因，侧壁从钝化层40的顶部朝着电极24向内逐渐变细(锥形)。阱或采样体积50可以包括矩形横截面和锥形侧壁两者。
[0046]在替代实施例中，从本发明的方法中省略了金属化叠层30的顶部上钝化层40的形成。在该实施例中，采样体积50可以形成于金属化叠层30的上部电介质层32中，同时每一个采样体积终止于在电极34上。为了提供电路元件20抵抗环境(例如湿气侵蚀)的保护，可以代替地将钝化层或其他合适湿气阻挡层集成到金属化叠层30中，即通过为此目的选择中间电介质层31之一。
[0047]这可以通过形成图1的步骤(b)中所示的平面化的钝化层40、但是在钝化层40的顶部上形成一个或多个附加的金属层32和电介质层31来实现，从而扩展了金属化叠层30，其中在这些附加金属层32的至少一个中形成电极34。例如，在该实施例中导电部分33(例如通孔)可以形成为穿过钝化层40，以提供钝化层的直接上方和下面的金属层之间的互连。
[0048]在步骤(d)中，在得到的结构上沉积相对较薄的电介质层60，以向包括向上延伸部分34’在内的电极添加离子敏感性。在优选实施例中，电介质层60具有范围在20-200nm的厚度。在更优选的实施例中，电介质层60具有范围在40-80nm的厚度。如果电介质层60具有大于约200nm的厚度，电极34的灵敏度可能不够。如果电介质层具有小于约20nm的厚度，可以在电介质层中形成针孔，使得电介质层60不再保护下面的电路元件20和金属化叠层30免受环境例如湿气侵入。
[0049]在再一个实施例中，集成到如上所述的金属化叠层30中的钝化层可以与如图1所示的金属化叠层30顶部上的钝化层40相结合，在这种情况下可以如图1所示形成采样体积50，例如通过刻蚀穿过钝化层40，使得钝化层40中的孔隙形成了采样体积50的一部分。在该实施例中，电介质层60也限定了附加的钝化层40。
[0050]随后可以按照任意合适的方式对电介质层60进行构图以从不要求这种材料的区域去除电介质层，例如从结合焊盘36的表面。在实施例中，电介质层60选择用于使得电极34对于H+离子敏感，即使得电极34是pH-敏感的。这实现了适用于监测DNA测序的1C，如下面将更加详细解释的。用于向电极34增加pH敏感性的合适电介质材料包括Ta205、Al203、SiON、Si3N4和SiO2，其中Ta2O5特别适用，因为湿气不能穿透Ta2O5，使得Ta2O5向金属叠层30和电路元件20提供了附加的保护。此外，Ta2O5具有在较大pH范围对于电学响应的优秀线性度。
[0051]随后可以按照任意合适的方式完成(例如封装)IC,随后IC准备好用于其所需的密度。在实施例中，IC用于与US2010/0137143A1中公开的方法类似地监测DNA测序。为此目的，如图2所示，可以提供珠子100，诸如测序引物或自引物模板核酸之类的核酸与所述珠子化学束缚，例如共价地束缚在每一个阱50中。这种珠子100可以是任意合适的材料，例如未涂覆或环氧涂覆硅石珠子、聚合物珠子等。其他合适的珠子材料对于本领域普通技术人员是清楚的。典型地，珠子100使得单一的珠子具有只装配到阱中或采样体积50中的尺寸。
[0052]为了使IC功能化，将包括珠子100的悬浮液沉积到包括采样体积50的IC表面上，随后将使IC经受离心步骤以强制珠子从悬浮液中进入到采样体积或阱50中。令人惊讶地发现:如果采样体积或阱50的侧壁具有上述锥形形状，将珠子加载到采样体积或阱50中特别成功。理想地，每一个阱50包括承载特定DNA序列的单一珠子(即，相同核酸的多个副本)，尽管有时难以避免一些阱或采样体积保持是空缺的。
[0053]替代地，在向上延伸电极部分34’与阱50的侧壁横向分离的实施例中，例如当向上延伸电极部分34’是柱子形状时，可以通过离心将珠子强制在向上延伸电极部分34’之间，这成功地将珠子捕获(固定)在阱50中。另外，向上延伸电极部分34’和阱50的侧壁之间的上述横向分离确保了即使在加载了珠子之后，反应剂可以仍然进入阱50，使得该实施例提供了对于阱50的矩形形状和阱50的侧壁的锥形形状的合适替代形式。
[0054]在去除了过量的悬浮液之后，IC可以用于检测如US2010/0137143A1中解释的DAN测序事件。简言之，在存在合适酶(聚合酶)的情况下在包括阱50的IC表面上顺序地馈送四种不同的核苷(腺嘌呤、鸟嘌呤、胞嘧啶和胸腺嘧啶)。在每一个循环中，如果在IC表面上馈送的核酸与所述阱50的一个或多个中的单一珠子束缚的核酸的可用端子核苷互补，则可以发生测序反应。这种测序反应释放了无机焦磷酸盐，所述无机焦磷酸盐可以水解成正磷酸并且释放氢离子(H+)，引起了电极34上的阱50中及其向上延伸部分34’中pH的变化。在实施例中，连续地监测(测量)感测电极34以确保将IC的检测灵敏度最大化，具体地通过使所产生的H+离子仍然不可检测的风险最小化，因为这些离子可以迅速扩散离开采样体积，因此如果检测不连续的话则可能错过这些离子。
[0055]因此，至少在每一个测序步骤之后，在每一个阱50中测量pH以监测其中已经发生了测序或混杂反应的采样体积。这样，可以精确地确定每一个阱50中的核酸的核苷序列。在US2010/0137143A1及其描述的参考文件中可以找到另外的细节，例如在该申请的[0034]段。
[0056]有利地是所述阱50具有矩形横截面，因为珠子100典型地是实质上球形的，使得确保了通过珠子100只能部分地填充采样体积50，从而确保了反应剂(例如核苷)仍然可以进入到阱50中。相反，对于具有环形横截面的阱50，实质上球形的珠子可以阻挡、即完全占据阱50，从而实质上防止在如上所述的各种测序步骤中，附着至珠子100的核酸和在IC表面上冲刷的核苷之间的反应。然而如前所述，通过让向上延伸电极部分34’例如是柱子(与阱50的侧壁横向分离)也可以避免这一问题。
[0057]为了尽可能多地改进感测电极34的信噪比，优选地是在每一个阱50中包括多个向上延伸部分34’，例如通孔柱子。在图3中示出了非限制性示例，其中在阱50中存在四个通孔柱子34’，所述通孔柱子之间存在附着至柱子表面的包括核酸串在内的珠子100。
[0058]此时需要注意的是使用彼此横向分离的离散向上延伸部分34’ (通孔珠子)的具体优势是通过向上延伸部分34’的存在不会显著地阻止将珠子100加载到阱50中，因为例如珠子100表面上的核酸串可以利用相邻部分34’之间的空间，使得通过离散和横向分离的向上延伸部分34’的存在，不会显著减小阱50的有效体积。已经发现:在将珠子加载到包括这种横向分离的向上延伸部分34’的阱50中期间，当施加至感测IC的表面时，珠子趋向于停留在向上延伸部分34’的顶部上，随后离心步骤成功地强制珠子位于向上延伸部分34’之间。此外，珠子100和向上延伸部分34’之间的亲密接触确保了在测序反应期间释放的H+离子在被感测电极34检测到之前几乎不会扩散出阱50，提供了对于由电极产生的信噪比的进一步改进。
[0059]可以将柱子34’保持得相对较小；如在具有140nm特征尺寸的CMOS技术中，通孔33的直径典型地在约250nm，并且提供约0.6 μ m2的附加面积，使得对于具有I μ m2表面积的感测电极，从电极表面34延伸的这些通孔柱子33的四个将感测电极34的总表面积增加了 3.4 μ m2，而没有显著地减小阱50的可进入面积。
[0060]在图2和图3中，将柱子34示出为关于阱50的侧壁横向位移，只是作为非限制性示例，通过仔细地调节用于形成阱50的刻蚀配方可以避免这种横向位移。
[0061]然而同样切实可行的是在已经形成阱50之后形成向上延伸部分34’，在这种情况下可以在阱50的侧壁上形成这些部分34’。这具有以下优势:阱50的可进入体积最大化，但是以在IC的制造工艺中要求附加的处理步骤为代价的，从而增加了 IC的成本。
[0062]可以通过阱50的形成之后的保形金属沉积在阱50的侧壁上形成向上延伸金属部分34’，以利用保形金属层覆盖阱的底部和侧壁。随后施加刻蚀步骤以去除阱50之间的保形金属层，以防止不同阱50中的电极34之间的短路。所述方法随后通过形成如上所述的电介质层60进行。
[0063]图4描述了制造这种IC的方法的替代实施例。步骤(a)与图1的步骤(a)实质上相同，上面已经详细地描述，使得为了简明起见这里不在重复这一描述。与其中电极34位于金属化叠层30的上部金属层中的图1的步骤(a)相比，主要的区别在于在金属化叠层30中，上部金属化层31包括图案38，所述图案包括电极34上的另外孔隙38’和向上延伸部分34’。包括孔隙38’的图案38限定了用于形成阱或采样体积50的硬掩模，如下面将更加详细地解释的。
[0064]在图4(a)中，只是作为非限制性示例，电极34位于上部金属层31正下方的金属层31中，所述上部金属层包括图案38。应该理解的是同样切实可行的是包括下部金属层31中的电极34的至少一些，例如在不增加采样体积或阱50的深度的情况下。在这一实施例中，应该理解的是包括图案38的上部金属层和包括电极34的下部金属层之间的已构图金属层包括另外孔隙38’和电极34之间的另外孔隙，使得采样体积50可以通过所述孔隙的集合扩展至电极34。
[0065]调节孔隙38’的尺寸，使得硬掩模38与感测电极34的向上延伸部分34’横向分离，例如通孔柱子，以避免相邻感测电极34之间的短路。
[0066]重要地，由金属化叠层30中的上部金属层中的金属图案38形成的硬掩模的存在消除了对于钝化层40的平面化步骤的需要，以促进高分辨率构图步骤来形成采样体积或阱50。由于金属化叠层30中的金属和电介质材料之间的前述高刻蚀选择性，这是切实可行的，使得刻蚀步骤终止于感测电极34上是更加直接的。用于将结合焊盘36开口的刻蚀配方可以用于简单地通过延长刻蚀步骤的持续时间来形成该实施例中的采样体积或阱50，因此避免了需要附加的光刻步骤来形成采样体积50。
[0067]因此在该实施例中，所述方法可以直接前进到钝化层40的构图和电介质材料32的选择性去除，以限定阱50和如果应用的结合焊盘开口 52，如图4的步骤(b)所示。可以使用如前所述实质上相同的刻蚀配方，并且只要求些微地更改刻蚀条件以形成较深的阱50，具体地更改刻蚀持续时间。
[0068]可以通过如前所述的金属叠层38的厚度和电极34的位置来控制阱50的深度。应该注意的是由于刻蚀步骤的较长持续时间和钝化层40的非平面本质，从金属掩模38上去除了钝化层40的相对较大的部分70，所述部分可以限定暴露了多个阱50的孔隙。然而，因为现在从金属掩模孔隙38’向下限定了每一个阱50，这不会提供任何缺点。
[0069]在形成阱50之后，将薄离子敏感电介质层、即电绝缘膜60沉积在如步骤(C)所示得到的结构上。如在图1的步骤(d)的详细描述中解释的，随后可以从IC的不要求膜的那些部分中选择性地去除电绝缘膜60，例如从结合焊盘36的表面。这没有明确地示出。
[0070]在替代实施例(未示出)中，可以完全省略钝化层40。在该实施例中，可以使用已构图金属层38作为硬掩模在金属化叠层30中直接形成采样体积50。在该实施例中，后续沉积的离子敏感电介质层60也可以用作保护或钝化层。在再一个替代实施例中，将钝化层40集成到金属化叠层30中，即位于金属化叠层30的两个中间金属层30之间。这些实施例的组合也是切实可行的，即其中第一钝化层集成到金属化叠层中、并且另外的钝化层40存在于金属化叠层30顶部上的实施例与如前所述的通过另外的钝化层形成采样体积50进行组合。
[0071 ] 这里应该注意的是金属化叠层30的上部金属层中的已构图金属掩模38可以电连接至偏置电压源，例如连接至结合焊盘(未示出)或者衬底10上的一个或多个电路元件20，使得在IC的操作期间，金属掩模38可以用作偏置电极。在向阱中加载包含在测序过程中使用的珠子和/或反应剂的核酸期间，这是特别有利的，因为所施加的偏置电压可以用于更改阱50的浸润特性，从而改进一半进入到阱50中的传递性质。此外，偏置电压可以用于更改(例如增加)离子(具体地质子)与包括一个或多个向上延伸部分34’在内的离子敏感电极34的约束性质，这促进了具有暴露到样品的离子敏感电极的每一个电路元件的信号幅度的改进控制。
[0072]如图1所示，图4中的阱或采样体积50优选地具有诸如正方形之类的矩形横截面和/或锥形侧壁，或者包括由于上述原因与阱50的侧壁横向分离的向上延伸电极部分34’。
[0073]图5示意性地描述了本发明的IC的实施例的顶视图。所述IC包括(当存在时)通过钝化层40可进入的多个阱或采样体积50，并且在采样体积的底部处具有暴露的离子敏感电极。每一个阱还包括四个导电部分34’只是作为非限制性示例，所述导电部分从感测电极34的表面向上延伸以增加感测电极的表面积。可以将采样体积50组织为矩形图案，例如阵列或网格。也存在多个结合焊盘36以提供与IC的衬底10上的电路元件20的至少一些的外部接触。
[0074]对于具有Icmxlcm尺寸的IC和具有I微米横截面和相邻采样体积之间4微米间隔的采样体积50，可以在单一的IC上集成2000x2000采样体积的网格，即4xl06采样体积。实际上，可以通过减小采样体积间隔或横截面和/或通过增加IC的尺寸来容易地实现高密度。因此，本发明的实施例提供了一种成本有效的方法来生产包括上百万个离子敏感电极的1C，显著地减小了生产所谓的芯片上IC成本，具体地用于监测DNA测序的生物芯片。
[0075]总之，在以上实施例中所述的本发明的重要优势是通过向感测带能级提供由金属互连部分形成的向上延伸部分34’(例如，通孔柱子34’)，不需要(显著)增加IC的制造工艺中的工艺步骤的个数，因为必须按照任何方式行事通孔，使得在感测电极34’上通孔34’的形成至要求现有工艺步骤的一些的重新设计，而不是引入附加的工艺步骤来形成感测电极34的向上延伸部分34’。具体地，可以使用在金属化叠层30的下部部分中限定通孔的相同工艺步骤来形成向上延伸部分34’，只要求不同的掩模。
[0076]然而尽管这一事实，应该认识到的是本发明不必局限于在IC的金属化叠层中具有向上延伸通孔部分的电极的形成。例如，在非限制性替代实施例中，电极34可以(直接)形成于电路元件20上，并且阱50可以形成于电极34上的任意合适的另外层中，例如任意合适的电绝缘层，例如氧化硅、氮化硅、低_k电介质等，在另外的层包括可固化材料(例如诸如聚酰亚胺之类的聚合物)的情况下通过诸如刻蚀步骤或显影步骤之类的构图步骤，随后可以通过将电极延伸34’与阱底部处的电极部分34导电相连来在这种阱50的侧壁上形成电极延伸34’，例如使用诸如原子层沉积等之类的任意合适的沉积技术。尽管这典型地要求附加的制造步骤来形成电极34的向上延伸部分34’，仍然允许如前所述的这种电极的信噪比的改进。对于本发明的创造性概念的各种改变对于本领域普通技术人员是清楚明白的。
[0077]应该注意的是上述实施例说明而不是限制本发明，并且本领域普通技术人员在不脱离所附权利要求范围的情况下能够设计许多替代实施例。在权利要求中，放置在圆括号中的任何参考符号不应该解释为限制权利要求。词语“包括”不排除除了权利要求中所列举的元素或步骤的存在。元素前的词语“一个”不排除存在多个这种元素。本发明可以通过包括几个明确元件的硬件来实现。在枚举了几种装置的设备权利要求中，可以通过一个相同条目的硬件来实现这些装置中的几个。唯一的事实在于在相互不同的从属权利要求中使用的特定措施并不表示不能有利地使用这些措施的组合。
【权利要求】
1.一种集成电路，包括: 衬底(10)，承载多个电路元件(20)； 所述衬底上的多个感测电极(34)，每一个感测电极电连接至至少一个所述电路元件；以及 多个阱(50)，用于容纳样品，每一个感测电极限定了所述阱之一的底部，其中每一个感测电极包括向上延伸到所述阱中的至少一个部分(34’)。
2.根据权利要求1所述的集成电路，其中每一个感测电极(34)包括离子敏感层(60)。
3.根据权利要求1或2所述的集成电路，还包括: 所述衬底上的金属化叠层(30)，用于提供与至少一些所述电路元件的互连，所述金属化叠层包括通过相应的电绝缘层(32)彼此空间分离的多个已构图金属层(31)，至少一些所述电绝缘层包括导电部分(33)，用于电学互连相邻金属层的部分，其中已构图金属化层的至少之一包括多个感测电极(34)，其中所述导电部分中的一些导电部分限定了所述向上延伸感测电极部分(34’ );并且其中多个阱(50)延伸进入到所述金属化叠层中，每一个阱终止于所述感测电极之一处。
4.根据权利要求3所述的集成电路，还包括所述金属化叠层上的已构图钝化层(40)，所述已构图钝化层包括至少一个孔隙(70)，所述孔隙延伸穿过所述钝化层，提供对于所述阱之一的至少一部分的入口和/或形成所述阱之一的至少一部分。
5.根据权利要求4所述的集成电路，其中所述已构图钝化层(40)包括多个所述孔隙，每一个孔隙形成相应阱(50)的一部分。
6.根据权利要求3至5中任一项所述的集成电路，其中所述金属化叠层(30)还包括第一构图金属层和第一构图金属层上的第二构图金属层(38)，所述第一构图金属层包括多个感测电极(34)，并且所述第二构图金属层包括多个另外的孔隙(38’)，每一个阱(50)从所述另外孔隙之一朝着所述感测电极之一延伸。
7.根据权利要求6所述的集成电路，其中所述第二构图金属层(38)导电地耦合至偏置电压源。
8.根据权利要求3至7中任一项所述的集成电路，其中所述金属化叠层(30)还包括在相邻金属层(31)之间形成的钝化层。
9.根据权利要求1至8中任一项所述的集成电路，其中每一个阱(50)具有锥形侧壁和/或矩形横截面。
10.根据权利要求1至9中任一项所述的集成电路，其中至少一些所述阱(50)包含珠子(100)，每一个所述珠子包括化学束缚到所述珠子的核酸。
11.一种制造集成电路的方法，所述方法包括: 提供衬底(10)，所述衬底承载多个电路元件(20)； 在所述衬底上提供多个感测电极(34)，每一个感测电极电连接至至少一个所述电路元件；在所述多个感测电极上形成另外的层(40)； 将所述另外的层开口以限定用于容纳样品的多个阱(50)，每一个所述阱终止于所述感测电极之一处；以及 通过形成从相应的电极表面向上延伸到所述阱中的导电部分(34’ )来延伸所述感测电极。
12.根据权利要求11所述的方法，还包括在形成所述导电部分(34’)之后用离子敏感电介质层(60)给每一个阱(50)加衬里。
13.根据权利要求11或12所述的方法，还包括:在所述衬底上提供金属化叠层(30)，用于提供与至少一些所述电路元件的互连，所述金属化叠层包括通过相应的电绝缘层(32)彼此空间分离的多个已构图金属层(31，38)，至少一些所述电绝缘层包括导电部分(33)，用于电学互连相邻金属层的部分，其中所述已构图金属化层的至少之一包括多个感测电极(34)，其中所述导电部分(33)中的一些导电部分限定了所述向上延伸电极部分(34’ )； 其中所述另外的层至少包括所述金属化叠层的上部电绝缘层。
14.根据权利要求13所述的方法，还包括在所述构图步骤之前在金属化叠层上形成钝化层(40)、并且平面化钝化层，其中所述开口步骤包括形成延伸穿过所述钝化层、并且终止于所述电极(34)之一上的多个孔隙，每一个所述孔隙形成所述阱之一的至少一部分。
15.根据权利要求13或14所述的方法，其中所述金属化叠层还包括第一构图金属层和第一构图金属层上的第二构图金属层(38)，所述第一构图金属层包括多个电极(34)，并且所述第二构图金属层包括多个另外的孔隙(38’)， 其中所述开口步骤还包括通过所述另外的孔隙选择性地去除所述电极上的另外的层的一部分来形成阱(50)。`
【文档编号】G01N27/414GK103512940SQ201310246969
【公开日】2014年1月15日 申请日期:2013年6月20日 优先权日:2012年6月21日
【发明者】马蒂亚斯·梅兹 申请人:Nxp股份有限公司