一种故障检测设备及故障检测方法与流程

本发明涉及设备故障检测领域，特别涉及一种故障检测设备及故障检测方法。

背景技术：

随着科学技术的不断发展，LSI、VLSI、ULSI的相继出现，硅单芯片集成度不断提高，对集成电路封装的要求更加严格，I/O引脚数极具增加，功耗也随着增大，为了满足发展的需要，在原有封装品种基础上，又增添了新的品种一球栅阵列封装。

现有技术中，对以球栅阵列封装的芯片的故障检测方法，是将芯片取下来逐一重焊，如果还是有故障，就逐一更换器件，然而，取和重焊芯片都是很复杂的过程，同时对印制板的损伤较大。

可见，现有技术中数字处理装置的故障检测过程较为复杂。

技术实现要素：

本发明实施例提供一种故障检测设备及故障检测方法，用于解决现有技术中数字处理模块的故障检测过程较为复杂的技术问题，以简化数字处理装置的故障检测过程的复杂度的技术效果。

一方面，本申请实施例提供一种故障检测设备，包括：

仿真器，用于下载第一测试程序；

闪存芯片，与所述仿真器连接，用于存储所述第一测试程序；

可编程逻辑器件，与所述闪存芯片连接；

其中，当所述故障检测设备与一数字处理装置连接时，所述故障检测设备通过所述可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。

可选的，所述故障检测设备还包括：

连接接口，通过总线与所述可编程逻辑器件连接，其中，所述故障检测设备通过所述连接接口与所述数字处理装置连接。

可选的，所述可编程逻辑器件用于：

获取所述连接接口的管脚工作状态；

确定所述管脚工作状态是否为预设管脚工作状态；

若为否，则生成的第一信号，所述第一信号用于表征所述数字处理装置存在的故障。

可选的，所述故障检测设备还包括：

处理器，与所述可编程逻辑器件连接，用于对所述第一信号进行处理，获取所述数字处理装置的故障信息。

可选的，所述故障检测设备还包括：

主板，连接在所述仿真器和所述处理器之间，用于获取所述故障信息。

可选的，所述故障检测设备还包括：

电平转换芯片，连接在所述处理器和所述主板之间，以使所述处理器与所述主板之间能够通过异步传输标准接口进行数据传输。

可选的，所述故障检测设备还包括：

USB接口，连接在所述处理器和所述主板之间，以使所述处理器与所述主板之间能够基于USB协议进行数据传输。

可选的，所述故障检测设备还包括：

显示装置，与所述主板连接，用于显示所述故障信息。

另一方面，本申请实施例还提供一种数字处理装置，包括：

连接插槽，用于与故障检测设备连接；

处理器，与所述连接插槽连接；

其中，在所述数字处理装置通过所述连接插槽与所述故障检测设备连接时，下载并运行第一测试程序，依次控制与所述连接插槽对应的连接接口上每个输入/输入端口的电平值按照预设时间间隔跳变。

另一方面，本申请实施例还提供一种故障检测方法，应用于故障检测设备，当所述故障检测设备与一数字处理装置连接时，所述方法包括：

所述故障检测设备通过仿真器下载第一测试程序，并存储在闪存芯片中；

所述故障检测设备通过可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。

可选的，在所述故障检测设备通过可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序之后，所述方法还包括：

基于所述管脚工作状态，确定所述管脚工作状态是否为预设管脚工作状态；

若为否，则生成用于表征所述数字处理装置存在故障的第一信号。

可选的，在所述若为否，则生成的第一信号，所述第一信号用于表征所述数字处理装置存在的故障之后，所述方法还包括：

所述故障检测设备的处理器对所述第一信号进行处理，获取所述数字处理装置的故障信息。

可选的，在所述所述故障检测设备的处理器对所述第一信号进行处理，获取所述数字处理装置的故障信息之后，所述方法还包括：

通过所述故障检测设备的显示装置显示所述故障信息。

另一方面，本申请实施例还提供一种信息处理方法，应用于一数字处理装置，当所述数字处理装置与一故障检测设备连接时，所述方法包括：

下载并运行第一测试程序，以依次控制与所述连接插槽对应的连接接口上每个输入/输入端口的电平值按照预设时间间隔跳变。

一、由于本申请实施例中的技术方案，故障检测设备包括：仿真器，用于下载第一测试程序；闪存芯片，与所述仿真器连接，用于存储所述第一测试程序；可编程逻辑器件，与所述闪存芯片连接；其中，当所述故障检测设备与一数字处理装置连接时，所述故障检测设备通过所述可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。即不会像现有技术中，对数字处理装置的故障检测，需要将数字处理装置的芯片取下来逐一重焊，花费时间较长。而在本技术方案中，通过故障检测设备中的可编程逻辑器件运行的第一测试程序，来读取数字处理装置的管脚的管脚工作状态，以确定数字处理装置的故障，从而避免将芯片取下进行重焊，简化了整个操作过程，所以，能够有效解决现有技术中数字处理装置的故障检测过程的复杂度的技术问题，进而达到简化对数字处理装置的故障检测过程的复杂度的技术效果。

二、由于本申请实施例中的技术方案，处理器和主板之间的可以通过电平转换芯片连接，以使所述处理器与所述主板之间能够通过异步传输标准接口进行数据传输。或通过USB接口连接，以使所述处理器与所述主板之间能够基于USB协议进行数据传输。即在本技术方案中，处理器和主板之间的通信方式多样化，本领域普通技术人员可以根据实际需要进行选择，进而达到了丰富故障检测设备的使用场景的技术效果。

附图说明

图1为本申请实施例一提供的一种故障检测设备的结构示意图；

图2为本申请实施例二提供的一种数字处理装置的结构示意图；

图3为本申请实施例三提供的一种故障检测方法的结构示意图。

具体实施方式

本发明实施例提供一种故障检测设备和故障检测方法，用于解决现有技术中数字处理装置的故障检测过程较为复杂的技术问题，以达到简化数字处理装置的故障检测过程的复杂度的技术效果。

本申请实施例中的技术方案为解决上述技术问题，总体思路如下：

仿真器，用于下载第一测试程序；

闪存芯片，与所述仿真器连接，用于存储所述第一测试程序；

可编程逻辑器件，与所述闪存芯片连接；

其中，当所述故障检测设备与一数字处理装置连接时，所述故障检测设备通过所述可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，以确定所述数字处理装置是否存在故障。

通过上述技术方案，故障检测设备包括：仿真器，用于下载第一测试程序；闪存芯片，与所述仿真器连接，用于存储所述第一测试程序；可编程逻辑器件，与所述闪存芯片连接；其中，当所述故障检测设备与一数字处理装置连接时，所述故障检测设备通过所述可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，以确定所述数字处理装置是否存在故障。即不会像现有技术中，对数字处理装置的故障检测，需要将数字处理装置的芯片取下来逐一重焊，花费时间较长。而在本技术方案中，通过故障检测设备中的可编程逻辑器件运行的第一测试程序来确定数字处理装置的故障，从而避免将芯片取下进行重焊，简化了整个操作过程，所以，能够有效解决现有技术中数字处理装置的故障检测过程的复杂度的技术问题，进而达到简化对数字处理装置的故障检测过程的复杂度的技术效果。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

请参考图1，本申请实施例一提供一种故障检测设备，包括：

仿真器10，用于下载第一测试程序；

闪存芯片11，与所述仿真器10连接，用于存储所述第一测试程序；

可编程逻辑器件12，与所述闪存芯片11连接；

其中，当所述故障检测设备与一数字处理装置连接时，所述故障检测设备通过所述可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，以确定所述数字处理装置是否存在故障。

在本申请实施例中，仿真器连接在主板与闪存芯片之间，仿真器具体可以为BMD仿真器或者为JTAG仿真器。在具体实现过程中，仿真器若以JTAG仿真器为例，JTAG仿真器和主板之间则通过USB线缆连接，用于将第一测试程序下载至闪存芯片中。

进一步，在本申请实施例中，JTAG接口是四线：TMS、TCK、TDI、TDO，其中，TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式。在本申请实施例中JTAG仿真器和闪存芯片之间通过四线连接，同样的闪存芯片和可编程逻辑器件之间也是通过四线连接。

在本申请实施例中，可编程逻辑器件具体可以为CPLD复杂可编程逻辑器件或FPGA。在本申请实施例中，可编程逻辑器件以FPGA为例。而当可编程逻辑器件具体为FPGA时，通过上述四线传输的四个信号可以在底层完成对可编程逻辑器件的仿真、调试和烧写，以使FPGA能够运行应用程序，进而完成对数字处理装置的故障检测。

进一步，在本申请实施例中，所述故障检测设备还包括：

连接接口，通过总线与所述可编程逻辑器件连接，其中，所述故障检测设备通过所述连接接口与所述数字处理装置连接。

在本申请实施例中，故障检测设备通过连接接口与数字处理装置连接。如：在具体实现过程中，连接接口具体可以为1个、2个或者3个，或者为其它数量，本领域普通技术人员可以根据(Printed Circuit Board，PCB)印制电路板的具体设计需求而定，在本申请实施例中不作具体限定。

在本申请实施例中，以一个接口为例，具体的，如：接口1通过总线连接到FPGA相应的I/O管脚上。

在将故障检测设备连接到数字处理装置上之后，则从与数字处理装置上连接的电子设备上将编译好的测试程序2下载到数字处理装置中，相应的，通过JTAG仿真器将编译好的测试程序1下载至闪存芯片中，以使得在系统上电之后，数字处理装置运行测试程序2的同时，FPGA运行测试程序2。

在本申请实施例中，测试程序2用于依次控制所述连接接口上的N个输入/输出端口中的每个输入/输入端口的电平值按照预设时间间隔跳变。以使得FPGA在运行测试程序1，通过总线同步扫描管脚1到总线管脚220的工作状态，以判别数字处理装置相应芯片的故障。

在本申请实施例中，所述可编程逻辑器件用于：

获取所述连接接口的管脚工作状态；

确定所述管脚工作状态是否为预设管脚工作状态；

若为否，则生成的第一信号，所述第一信号用于表征所述数字处理装置存在的故障。

在本申请实施例中，连接接口的管脚工作状态具体可以为管脚输出的电压值，或者为管脚输出的高低电平值，或者为其它状态，在本申请实施例中不作具体限定。

在具体实现过程中，由于数字处理装置中包含电源芯片以及通过BGA封装的芯片，如：DSP、FPGA，下面则分别对这两类芯片的故障检测过程进行阐述。

第一类：电源芯片的故障检测过程。

在本申请实施例中，FPGA获取的连接接口的管脚工作状态，如：输出的电压值为5V或0V，在具体实现过程中，PFGA会对接收到的信号进行模数转换，如：5V电压信号转化为数字信号则为255，0V电压信号转化为数字信号则为0。相应的，在本申请实施例中，预设管脚工作状态对应数字信号为255。

在具体实现过程中，若PFGA进行模数转换之后的数字信号为0，不是预设管脚工作状态255，这时则判定电源芯片存在故障，这时则相应的生成第一信号如：01，fe。

第二类：以BGA形式封装的芯片的故障检测过程。

在本申请实施例中，对于通过BGA形式封装的芯片，则直接通过检测对应的管脚输出的高低电平是否为预设高低电平。具体的，如：检测的管脚2输出电平值为低电平，为非预设电平，高电平，这样在所有管脚检测完毕后，则相应的生成第一信号如：02，fd；或03，fc。

进一步，在本申请实施例中，所述故障检测设备还包括：

处理器，与所述可编程逻辑器件连接，用于对所述第一信号进行处理，获取所述数字处理装置的故障信息。

在具体实现过程中，处理器具体可以为ARM、AMD或者为其它处理器，本领域普通技术人员可以根据实际需要进行设定，在本申请实施例中不作具体限定。

在本申请实施例中，处理器以ARM为例，ARM和FPGA之间通过USB通信协议收发数据，FPGA将第一信号，如：01，fe；02，fd；或03，fc发送至ARM，ARM则根据第一信号判断是数字处理装置中的哪块芯片存在故障，以及有几个管脚存在问题，如：01，fe表征电源芯片，有1个管脚存在问题；02，fd表征DSP，有2个管脚存在问题等等。

在具体实现过程中，故障类型主要分为三类，下面分别对这三类故障类型进行详细说明。

第一种故障类型：数字处理装置的芯片失效。

一、故障检测设备无法扫描到相应总线上的电源信号，则表明数字处理装置的电源芯片失效；

二、在测试程序2无法下载到数字处理模块中，则表明数字处理装置的闪存芯片失效；

三、在故障检测设备的FPGA总线无法扫描到相应的脉冲信号时，则表明数字处理装置的FPGA芯片失效；

四、当故障检测设备的DSP总线无法扫描到相应的脉冲信号时，则表明数字处理装置的DSP失效。

第二种故障类型：数字处理装置芯片连焊。

一、故障检测设备检测到负载电流过载，继电器断开数字处理装置电源，则表明数字处理装置的电源芯片连焊；

二、当测试程序2无法下载到数字处理装置中，并伴随继电模块电流过载，则表明数字处理装置的闪存芯片连焊；

三、当故障检测设备的FPGA总线上同一时刻扫描到多个脉冲信号，则表明FPGA芯片连焊；

四、当故障检测设备的DSP总线上同一时刻扫描到多个脉冲信号时，则表明DSP芯片连焊。

第三种故障类型：数字处理装置芯片虚焊。

一、故障检测设备总线无法扫描到相应的电源信号，当轻轻用力按电源模块后，总线扫描正常，则表明电源芯片虚焊；

二、测试程序2无法下载到数字处理装置中，当轻轻用力按闪存芯片后，程序正常下载，则表明闪存芯片虚焊；

三、故障检测设备的FPGA总线上扫描到有个别引脚无脉冲信号时，则表明FPGA芯片虚焊；

四、故障检测设备的DSP总线上扫描到有个别引脚无脉冲信号，则表明DSP芯片虚焊。

进一步，在本申请实施例中，所述故障检测设备还包括：

主板，连接在所述仿真器和所述处理器之间，用于获取所述故障信息。

在本申请实施例中，主板上具体包括但不限于，如：CPU中央处理器、内存条、显卡、硬盘、电源等。在ARM根据第一信号确定出数字处理装置的故障信息之后，则将相应的故障信息发送至主板，以保存在主板的硬盘上。

在本申请实施例中，主板与ARM之间具体有两种连接方式，下面分别对这两种连接方式进行详细阐述。

第一种连接方式，所述故障检测设备还包括：

电平转换芯片，连接在所述处理器和所述主板之间，以使所述处理器与所述主板之间能够通过异步传输标准接口进行数据传输。

在具体实现过程中，尽管ARM单片机具有串行通信的功能，但是单片机提供的信号电平和RS232的标准不一样，因此，在本申请实施例中，还包括电平转换芯片，如：MAX232进行电平转换，以使ARM能够通过RS232接口与主板之间进行通信。

第二种连接方式，所述故障检测设备还包括：

USB接口，连接在所述处理器和所述主板之间，以使所述处理器与所述主板之间能够基于USB协议进行数据传输。

在具体实现过程中，ARM和主板之间还可以通过USB接口，基于USB协议进行通信。对于上述两种实现方式，本领域普通技术人员可以根据实际需要进行选择，在本申请实施例中不作具体限定。

进一步，在本申请实施例中，所述故障检测设备还包括：

显示装置，与所述主板连接，用于显示所述故障信息。

在具体实现过程中，故障检测设备还包括显示装置，用于将故障信息显示在显示装置中供用户查看，以对检测出的故障进行处理，在本申请实施例中，显示装置通过PCI-E接口与主板进行连接。

在本申请实施例中，显示装置具体可以为LCD液晶显示屏或LED显示屏，或者为其它类型的显示屏，本领域普通技术人员可以根据实际需要进行选择，在本申请实施例中不作具体限定。

实施例二

请参考图2，本申请实施例中提供一种数字处理装置，包括：

连接插槽20，用于与故障检测设备连接；

处理器21，与所述连接插槽连接；

其中，在所述数字处理装置通过所述连接插槽与所述故障检测设备连接时，下载并运行第一测试程序，依次控制与所述连接插槽对应的连接接口上每个输入/输入端口的电平值按照预设时间间隔跳变。

在本申请实施例中，数字处理装置具体为包含FPGA芯片、DSP处理器、电源芯片的处理装置，且在本申请实施例中数字处理装置中的芯片，如：FPGA、DSP均是通过BGA封装方式进行封装。

进一步，数字处理装置具体包含有插槽，用于与故障检测设备连接，在本申请实施例中，插槽的个数与连接接口的数量相对应，如：若只有一个连接接口，则插槽的个数也为1个；若有2个连接接口，则插槽的个数为2。

在本申请实施例中，故障检测设备用于检测数字处理装置的故障。在具体实现过程中，当数字处理装置与故障检测设备连接时，数字处理装置下载并运行第一测试程序，在本申请实施例中，运行的第一测试程序用于控制与连接插槽对应的连接接口上所有的I/口初始为高电平，然后按照预设时间间隔控制总线上相应的一个管脚的电平由高电平跳变为低电平，在本申请实施例中，预设时间间隔可以为100毫秒、200毫秒或300毫秒，或者为其它预设时间间隔，在本申请实施例中不作具体限定。

相应的，在控制总线上相应的一个管脚的电平由高电平跳变为低电平时，还要控制该管脚处于低电平一预设时间长度，如：200毫秒、300毫秒或400毫秒，或者为其它预设时间长度，本领域普通技术人员可以根据实际需要进行设定，在本申请实施例中不作具体限定。

在具体实现过程中，依次从管脚1到总线管脚220，运行220次数字处理装置程序结束，在数字处理装置运行测试程序2时，系统上FPGA同时运行测试程序2，通过总线同步扫描管脚1到总线管脚220的工作状态，以判别数字处理装置相应芯片的故障。

实施例三

请参考图3，本申请实施例提供一种故障检测方法，应用于故障检测设备，当所述故障检测设备与一数字处理装置连接时，所述方法包括：

S301：所述故障检测设备通过仿真器下载第一测试程序，并存储在闪存芯片中；

S302：所述故障检测设备通过可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。

在本申请实施例中，首先执行步骤S301：所述故障检测设备通过仿真器下载第一测试程序，并存储在闪存芯片中。

在本申请实施例中，仿真器具体可以为BMD仿真器或者为JTAG仿真器。在具体实现过程中，仿真器若以JTAG仿真器为例，当故障检测设备通过连接接口与数字处理装置连接时，故障检测设备通过仿真器JTAG下载第一测试程序并存储在闪存芯片中。

在执行完步骤S302之后，则执行步骤S302：所述故障检测设备通过可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。

在本申请实施例中，可编程逻辑器件具体可以为CPLD复杂可编程逻辑器件或FPGA。在具体实现过程中，可编程逻辑器件若以FPGA为例，在仿真器将第一测试程序下载至闪存芯片中之后，FPGA则从闪存芯片中读取并运行第一测试程序。

在本申请实施例中，在所述FPGA运行第一测试程序之后，所述方法还包括：

获取所述连接接口的管脚工作状态；

确定所述管脚工作状态是否为预设管脚工作状态；

若为否，则生成的第一信号，所述第一信号用于表征所述数字处理装置存在的故障。

在本申请实施例中，可编程逻辑器件如何根据扫描的管脚工作状态来确定数字处理装置存在的故障。在本申请实施例中，连接接口的管脚工作状态具体可以为管脚输出的电压值，或者为管脚输出的高低电平值，或者为其它状态，在本申请实施例中不作具体限定。

在具体实现过程中，由于数字处理装置中包含电源芯片以及通过BGA封装的芯片，如：DSP、FPGA，下面则分别对这两类芯片的故障检测过程进行阐述。

第一类：电源芯片的故障检测过程。

在本申请实施例中，FPGA获取的连接接口的管脚工作状态，如：输出的电压值为5V或0V，在具体实现过程中，PFGA会对接收到的信号进行模数转换，如：5V电压信号转化为数字信号则为255，0V电压信号转化为数字信号则为0。相应的，在本申请实施例中，预设管脚工作状态对应数字信号为255。

在具体实现过程中，若PFGA进行模数转换之后的数字信号为0，不是预设管脚工作状态255，这时则判定电源芯片存在故障，这时则相应的生成第一信号如：01，fe。

第二类：以BGA形式封装的芯片的故障检测过程。

在本申请实施例中，对于通过BGA形式封装的芯片，则直接通过检测对应的管脚输出的高低电平是否为预设高低电平。具体的，如：检测的管脚2输出电平值为低电平，为非预设电平，高电平，这样在所有管脚检测完毕后，则相应的生成第一信号如：02，fd；或03，fc。

在本申请实施例中，在步骤S301之后，所述方法还包括：

处理器，与所述可编程逻辑器件连接，用于对所述第一信号进行处理，获取所述数字处理装置的故障信息。

在本申请实施例中，处理器具体可以为ARM或AMD或者为其它类型的处理器，本领域普通技术人员可以根据实际需要进行设定，在本申请实施例中不作具体限定。

在具体实现过程中，处理器以ARM为例，ARM和FPGA之间通过USB通信协议收发数据，FPGA将第一信号，如：01，fe；02，fd；或03，fc发送至ARM，ARM则根据第一信号判断是数字处理装置中的哪块芯片存在故障，以及有几个管脚存在问题，如：01，fe表征电源芯片，有1个管脚存在问题；02，fd表征DSP，有2个管脚存在问题等等。

在具体实现过程中，故障类型主要分为三类，下面分别对这三类故障类型进行详细说明。

第一种故障类型：数字处理装置的芯片失效。

一、故障检测设备无法扫描到相应总线上的电源信号，则表明数字处理装置的电源芯片失效；

二、在测试程序2无法下载到数字处理模块中，则表明数字处理装置的闪存芯片失效；

三、在故障检测设备的FPGA总线无法扫描到相应的脉冲信号时，则表明数字处理装置的FPGA芯片失效；

四、当故障检测设备的DSP总线无法扫描到相应的脉冲信号时，则表明数字处理装置的DSP失效。

第二种故障类型：数字处理装置芯片连焊。

一、故障检测设备检测到负载电流过载，继电器断开数字处理装置电源，则表明数字处理装置的电源芯片连焊；

二、当测试程序2无法下载到数字处理装置中，并伴随继电模块电流过载，则表明数字处理装置的闪存芯片连焊；

三、当故障检测设备的FPGA总线上同一时刻扫描到多个脉冲信号，则表明FPGA芯片连焊；

四、当故障检测设备的DSP总线上同一时刻扫描到多个脉冲信号时，则表明DSP芯片连焊。

第三种故障类型：数字处理装置芯片虚焊。

一、故障检测设备总线无法扫描到相应的电源信号，当轻轻用力按电源模块后，总线扫描正常，则表明电源芯片虚焊；

二、测试程序2无法下载到数字处理装置中，当轻轻用力按闪存芯片后，程序正常下载，则表明闪存芯片虚焊；

三、故障检测设备的FPGA总线上扫描到有个别引脚无脉冲信号时，则表明FPGA芯片虚焊；

四、故障检测设备的DSP总线上扫描到有个别引脚无脉冲信号，则表明DSP芯片虚焊。

在本申请实施例中，在所述故障检测设备的处理器对所述第一信号进行处理，获取所述数字处理装置的故障信息之后，所述方法还包括：

通过所述故障检测设备的显示装置显示所述故障信息。

在具体实现过程中，在处理器确定数字处理装置的故障信息之后，则将故障信息发送至主板，并通过与主板连接的显示装置进行显示，以供用户查阅，进而对故障进行处理。

实施例四

本申请实施例例提供一种信息处理方法，应用于一数字处理装置，当所述数字处理装置与一故障检测设备连接时，所述方法包括：

下载并运行第一测试程序，以依次控制与所述连接插槽对应的连接接口上每个输入/输入端口的电平值按照预设时间间隔跳变。

在本申请实施例中，故障检测设备用于检测数字处理装置的故障。在具体实现过程中，当数字处理装置与故障检测设备连接时，数字处理装置下载并运行第一测试程序，在本申请实施例中，运行的第一测试程序用于控制与连接插槽对应的接口上所有的I/口初始为高电平，然后按照预设时间间隔控制总线上相应的一个管脚的电平由高电平跳变为低电平，在本申请实施例中，预设时间间隔可以为100毫秒、200毫秒或300毫秒，或者为其它预设时间间隔，在本申请实施例中不作具体限定。

相应的，在控制总线上相应的一个管脚的电平由高电平跳变为低电平时，还要控制该管脚处于低电平一预设时间长度，如：200毫秒、300毫秒或400毫秒，或者为其它预设时间长度，本领域普通技术人员可以根据实际需要进行设定，在本申请实施例中不作具体限定。

在具体实现过程中，依次从管脚1到总线管脚220，运行220次数字处理装置程序结束，在数字处理装置运行测试程序2时，系统上FPGA同时运行测试程序2，通过总线同步扫描管脚1到总线管脚220的工作状态，以判别数字处理装置相应芯片的故障。从而避免将数字处理装置的芯片取下来逐一重焊，整个操作过程较为复杂。

本申请实施例中的上述一个或多个技术方案，至少具有如下一个或多种技术效果：

一、由于本申请实施例中的技术方案，故障检测设备包括：仿真器，用于下载第一测试程序；闪存芯片，与所述仿真器连接，用于存储所述第一测试程序；可编程逻辑器件，与所述闪存芯片连接；其中，当所述故障检测设备与一数字处理装置连接时，所述故障检测设备通过所述可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。即不会像现有技术中，对数字处理装置的故障检测，需要将数字处理装置的芯片取下来逐一重焊，花费时间较长。而在本技术方案中，通过故障检测设备中的可编程逻辑器件运行的第一测试程序，来读取数字处理装置的管脚的管脚工作状态，以确定数字处理装置的故障，从而避免将芯片取下进行重焊，简化了整个操作过程，所以，能够有效解决现有技术中数字处理装置的故障检测过程的复杂度的技术问题，进而达到简化对数字处理装置的故障检测过程的复杂度的技术效果。

二、由于本申请实施例中的技术方案，处理器和主板之间的可以通过电平转换芯片连接，以使所述处理器与所述主板之间能够通过异步传输标准接口进行数据传输。或通过USB接口连接，以使所述处理器与所述主板之间能够基于USB协议进行数据传输。即在本技术方案中，处理器和主板之间的通信方式多样化，本领域普通技术人员可以根据实际需要进行选择，进而达到了丰富故障检测设备的使用场景的技术效果。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

具体来讲，本申请实施例中提供的故障检测及信息处理方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上。

对于实施例三提供的故障检测方法，当存储介质中的与所述故障检测方法对应的计算机程序指令被一电子设备读取或被执行时，包括如下步骤：

所述故障检测设备通过仿真器下载第一测试程序，并存储在闪存芯片中；

所述故障检测设备通过可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。

可选的，所述存储介质中还存储有另外一些计算机指令，该另外一些计算机指令在与步骤：所述故障检测设备通过可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序对应的计算机指令被执行执行之后被执行，该另外一些计算机指令在具体被执行过程中，具体包括如下步骤：

基于所述管脚工作状态，确定所述管脚工作状态是否为预设管脚工作状态；

若为否，则生成用于表征所述数字处理装置存在故障的第一信号。

可选的，所述存储介质中还存储有另外一些计算机指令，该另外一些计算机指令在与步骤：在所述若为否，则生成的第一信号，所述第一信号用于表征所述数字处理装置存在的故障对应的计算机指令被执行之后被执行，该另外一些计算机指令在具体被执行过程中，具体包括如下步骤：

所述故障检测设备的处理器对所述第一信号进行处理，获取所述数字处理装置的故障信息。

可选的，所述存储介质中还存储有另外一些计算机指令，该另外一些计算机指令在与步骤：故障检测设备的处理器对所述第一信号进行处理，获取所述数字处理装置的故障信息对应的计算机指令被执行之后被执行，该另外一些计算机指令在具体被执行过程中，具体包括如下步骤：

通过所述故障检测设备的显示装置显示所述故障信息。

对于实施例四提供的信息处理方法，当存储介质中的与所述信息处理方法对应的计算机程序指令被一电子设备读取或被执行时，包括如下步骤：

下载并运行第一测试程序，以依次控制与所述连接插槽对应的连接接口上每个输入/输入端口的电平值按照预设时间间隔跳变。

以上所述，以上实施例仅用以对本申请的技术方案进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制。本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。