一种任意波形任意点的电压或电流测量装置及方法与流程

本发明涉及任意波形发生和测量领域，具体是一种任意波形任意点的电压或电流测量装置及方法。

背景技术：

在高速测量应用中，通常需要在任意波形的任意点处进行电压或电流测量，以观察负载的瞬态响应。传统的任意波形发生器并不具有电压或电流测量能力，需要配合示波器等其它仪器进行类似功能的测量，但这类方案由多台仪器组成，测量结果难以稳定，系统存在的误差难以避免。为获得稳定一致的测量结果，需要将任意波形发生和电压电流测量结合在一起，形成完整的测量系统，从而满足高速测量的要求。

技术实现要素：

本发明要解决的技术问题是提供一种任意波形任意点的电压或电流测量装置及方法，通过在负载端施加一系列可实时测量的线性波形，从而观察负载端电压或电流的变化，可以广泛应用于各种任意波形发生器和半导体器件分析仪中。

本发明的技术方案为：

一种任意波形任意点的电压或电流测量装置，包括有波形发生模块，电压与电流取样电路模块和采集测量存储模块；所述的波形发生模块包括有依次连接的现场可编程门阵列FPGA，高速差分D/A转换器和后端处理电路；所述的采集测量存储模块包括有现场可编程门阵列FPGA，分别与现场可编程门阵列FPGA连接的采集存储器和A/D转换器，以及与A/D转换器连接的前端处理电路；所述的后端处理电路和前端处理电路之间连接有所述的电压与电流取样电路模块。

所述的波形发生模块中的现场可编程门阵列FPGA和采集测量存储模块中的现场可编程门阵列FPGA选用同一现场可编程门阵列FPGA。

所述的电压与电流取样电路模块包括有双开关继电器K1，双开关继电器K2，电压取样电路和电流取样电路；所述的双开关继电器K1和双开关继电器K2均包括有一路D1_S1开关和一路D2_S2开关；所述的电压取样电路包括有运算放大器D5、运算放大器D6、电阻R7、电阻R8和电阻R9，所述的电流取样电路包括有前置差分放大器D1、跟随放大器D2、跟随放大器D4、后置差分放大器D3、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电容C1和电容C2；所述的双开关继电器K1的D1_S1开关的一端和D2_S2开关的一端均与待测负载Rf连接；所述的运算放大器D5的同相输入端、电阻R7的一端均与双开关继电器K1的D1_S1开关的另一端连接，电阻R7的另一端与所述的后端处理电路的输出端连接，运算放大器D5的同相输入端和输出端均与电阻R8的一端连接，运算放大器D6的反相输入端、电阻R9的一端均与电阻R8的另一端连接，运算放大器D6的同相输入端接地，运算放大器D6的输出端、电阻R9的另一端均与双开关继电器K2的D1_S1开关的一端连接，双开关继电器K2的D1_S1开关的另一端与所述的前端处理电路的输入端连接；所述的前置差分放大器D1的同相输入端与所述的后端处理电路的输出端连接，前置差分放大器D1的反相输入端、电阻R1的一端、电容C1的一端、跟随放大器D4的同相输入端均与双开关继电器K1的D2_S2开关的另一端连接，前置差分放大器D1的输出端、电阻R1的另一端、电容C1的另一端均与电阻R2的一端连接，电阻R2的另一端与跟随放大器D2的同相输入端连接，跟随放大器D2的同相输入端和输出端均与电阻R3的一端连接，后置差分放大器D3的同相输入端、电阻R4的一端均与电阻R3的另一端连接，电阻R4的另一端接地，跟随放大器D4的反相输入端和输出端均与电阻R5的一端连接，电阻R6的一端、电容C2的一端、电阻R5的另一端均与后置差分放大器D3的反相输入端连接，后置差分放大器D3的输出端、电阻R6的另一端、电容C2的另一端均与双开关继电器K2的D2_S2开关的一端连接，双开关继电器K2的D2_S2开关的另一端与所述的前端处理电路的输入端连接。

一种任意波形任意点的电压或电流测量方法，具体包括有以下步骤：

(1)、首先主CPU将自定义波形数据存入到FPGA内部的存储器中，用户打开输出开关后，FPGA内部的主计数器和波形循环计数器开始计数，开始按顺序输出自定义波形序列，经过高速差分D/A转换器后，再由后端处理电路进行平滑滤波、多级差分放大以及信号调理，最后电压波形由输出端口输出；

(2)、当波形由输出端口加到负载端时，电压与电流取样电路模块将对加到负载端的电压或电流进行取样，再由前端处理电路进行信号衰减和差分处理，然后由FPGA控制A/D转换器进行数据采集；当某个波形序列输出至测量开始时间，系统将根据用户定义的测量事件，将采集到的电压或电流数据存储到采集存储器中。

所述的用户定义的测量事件包括测量开始时间、采样点数、采样速率和测量方式。

所述的主计数器和波形循环计数器的计数具体包括有以下步骤：

(1)、当主计数器计数到第1个波形序列的某个矢量点时，FPGA内部的电压比较电路通过比较当前矢量点和下一矢量点的电压值，以确定是否为波形的上升或下降沿，并由主CPU计算上升或下降沿电压步进值，送入FPGA内部的寄存器中；

(2)、若电压值相等，那么在下一矢量点前一直输出该矢量点的电压；若当前矢量点电压小于或大于下一矢量点电压，则以当前矢量点的电压步进值进行累加或累减操作；

(3)、当输出至最后1个矢量点时，主计数器复位，波形循环计数器加1；当波形循环计数器计数到当前波形序列的循环次数，当前波形序列输出完毕，开始输出下一波形序列，直到所有的波形序列输出完毕。

本发明的优点：

(1)、本发明使用用户自定义的多波形序列形式，具有可编程的脉冲参数，可以产生一系列用于特定测量功能的脉冲波形。

(2)、本发明可以在波形的任意点上进行电压或电流测量，尤其可以在波形的上升或下降沿进行测量，以观察负载的瞬态响应。

(3)、本发明的电流取样电路采用多运放差分测量技术，具有高输入阻抗、高共模抑制比以及稳定的频率特性，同时有效抑制了脉冲波形的过冲和失真，提高了测量精度。

附图说明

图1是本发明任意波形任意点的电压或电流测量装置的结构框图。

图2是本发明电压与电流取样电路模块的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

见图1，一种任意波形任意点的电压或电流测量装置，包括有波形发生模块1，电压与电流取样电路模块2和采集测量存储模块3；波形发生模块包括有依次连接的现场可编程门阵列FPGA，高速差分D/A转换器11和后端处理电路12；采集测量存储模块包括有现场可编程门阵列FPGA，分别与现场可编程门阵列FPGA连接的采集存储器31和A/D转换器32，以及与A/D转换器32连接的前端处理电路33；后端处理电路12和前端处理电路33之间连接有电压与电流取样电路模块2；其中，波形发生模块1中的现场可编程门阵列FPGA和采集测量存储模块3中的现场可编程门阵列FPGA选用同一现场可编程门阵列FPGA 13。

见图2，电压与电流取样电路模块包括有双开关继电器K1，双开关继电器K2，电压取样电路和电流取样电路；双开关继电器K1和双开关继电器K2均包括有一路D1_S1开关和一路D2_S2开关；电压取样电路包括有运算放大器D5、运算放大器D6、电阻R7、电阻R8和电阻R9，电流取样电路包括有前置差分放大器D1、跟随放大器D2、跟随放大器D4、后置差分放大器D3、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电容C1和电容C2；双开关继电器K1的D1_S1开关的一端和D2_S2开关的一端均与待测负载Rf连接；运算放大器D5的同相输入端、电阻R7的一端均与双开关继电器K1的D1_S1开关的另一端连接，电阻R7的另一端与后端处理电路的输出端连接，运算放大器D5的同相输入端和输出端均与电阻R8的一端连接，运算放大器D6的反相输入端、电阻R9的一端均与电阻R8的另一端连接，运算放大器D6的同相输入端接地，运算放大器D6的输出端、电阻R9的另一端均与双开关继电器K2的D1_S1开关的一端连接，双开关继电器K2的D1_S1开关的另一端与前端处理电路的输入端连接；前置差分放大器D1的同相输入端与后端处理电路的输出端连接，前置差分放大器D1的反相输入端、电阻R1的一端、电容C1的一端、跟随放大器D4的同相输入端均与双开关继电器K1的D2_S2开关的另一端连接，前置差分放大器D1的输出端、电阻R1的另一端、电容C1的另一端均与电阻R2的一端连接，电阻R2的另一端与跟随放大器D2的同相输入端连接，跟随放大器D2的同相输入端和输出端均与电阻R3的一端连接，后置差分放大器D3的同相输入端、电阻R4的一端均与电阻R3的另一端连接，电阻R4的另一端接地，跟随放大器D4的反相输入端和输出端均与电阻R5的一端连接，电阻R6的一端、电容C2的一端、电阻R5的另一端均与后置差分放大器D3的反相输入端连接，后置差分放大器D3的输出端、电阻R6的另一端、电容C2的另一端均与双开关继电器K2的D2_S2开关的一端连接，双开关继电器K2的D2_S2开关的另一端与前端处理电路的输入端连接。

见图1，一种任意波形任意点的电压或电流测量方法，具体包括有以下步骤：

(1)、首先主CPU 4将自定义波形数据存入到FPGA 13内部的存储器中，用户打开输出开关后，FPGA 13内部的主计数器和波形循环计数器开始计数，开始按顺序输出自定义波形序列，经过高速差分D/A转换器11后，再由后端处理电路12进行平滑滤波、多级差分放大以及信号调理，最后电压波形由输出端口输出；

(2)、当波形由输出端口加到负载端时，电压与电流取样电路模块2将对加到负载端的电压或电流进行取样，再由前端处理电路33进行信号衰减和差分处理，然后由FPGA 13控制A/D转换器32进行数据采集；当某个波形序列输出至测量开始时间，系统将根据用户定义的测量事件，将采集到的电压或电流数据存储到采集存储器31中。最后由主CPU 4对采集存储器31的数据进行处理，同时可以在界面上显示出来，便于对数据进行分析。

上述波形的输出和测量是同步进行的；其中，对于每一个波形序列，用户可以设定一个测量事件，包括测量开始时间、采样点数、采样速率和测量方式(电压或电流测量)。

主计数器和波形循环计数器的计数具体包括有以下步骤：

(1)、当主计数器计数到第1个波形序列的某个矢量点时，FPGA内部的电压比较电路通过比较当前矢量点和下一矢量点的电压值，以确定是否为波形的上升或下降沿，并由主CPU计算上升或下降沿电压步进值，送入FPGA内部的寄存器中；

(2)、若电压值相等，那么在下一矢量点前一直输出该矢量点的电压；若当前矢量点电压小于或大于下一矢量点电压，则以当前矢量点的电压步进值进行累加或累减操作；

(3)、当输出至最后1个矢量点时，主计数器复位，波形循环计数器加1；当波形循环计数器计数到当前波形序列的循环次数，当前波形序列输出完毕，开始输出下一波形序列，直到所有的波形序列输出完毕。

见图2，主CPU发出控制信号控制双开关继电器K1和双开关继电器K2的通断；电压取样时，控制信号控制双开关继电器K1和双开关继电器K2的D1_S1开关导通，双开关继电器K1和双开关继电器K2的D2_S2开关切断，波形发生模块1输出的电压波形经过电阻R7(50Ω输出阻抗)后加到待测负载Rf，再由运算放大器D5、运算放大器D6和外围电路组成的衰减电路进行处理后，最后进入采集测量存储模块3；电流取样时，控制信号控制双开关继电器K1和双开关继电器K2的D2_S2开关导通，双开关继电器K1和双开关继电器K2的D1_S1开关切断，波形发生模块1输出的电压波形和待测负载Rf分别接到前置差分放大器D1的同相输入端和反相输入端，待测电流信号经待测负载Rf后输入到差分放大器D1的反相输入端，在差分放大器D1的反相输入端对电流进行取样，将电流信号进行I-V转换，将电流转换成电压；电流信号经差分放大后输入到两组对称的跟随放大器D2和D4；然后输入到后置差分放大器D3，进行差分运算处理，最后进入采集测量存储模块3，其中，前置差分放大器D1、跟随放大器D2、跟随放大器D4、后置差分放大器D3均使用FET输入型运算放大器，可以提高放大电路的输入阻抗和共模抑制比；取样电阻R1选用高精密电阻器，R1的大小可以根据实际电流测量量程的变化而变化；电容C1和C2用于抑制电路中的噪声，同时可以抑制波形的过冲与失真。根据运放的虚短和虚断原理，待测电流Ix为：Ix＝-VO/R1。由此可见，待测电流Ix与输出电压Vo和取样电阻R1成比例关系，与负载Rf的大小无关。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。