一种电容器投切试验用信号高速采样板的制作方法

本实用新型属于信号采样技术领域，具体涉及一种电容器投切试验用信号高速采样板。

背景技术：

真空断路器投切电容器、电抗器组的大量试验研究表明，真空断路器开合电容器、电抗器时存在弧后延时重击穿并能高频熄弧的特殊现象，即重燃现象。一旦发生重燃，会产生高幅值的重燃过电压，特别是多次重燃或多相重燃，其过电压严重威胁并联补偿装置和系统的安全。而电容器组投入时的关合涌流峰值不应超过电容器组额定开断电流的20倍，关合涌流频率不应大于1000hz。

因此，对于开合电容器组的真空断路器无重燃或低重燃率就显得尤为重要，国家相应制定有gb1984-2003《高压交流断路器》标准，有专门章节用于考核投切电容器组的断路器性能(必须不发生重燃)。根据电力电容器组投运规程规定：新投运或检修后开合电容器(电抗器)组的高压断路器必须做投切试验。

由于投切试验时开闸与合闸的时间非常短暂，所产生的信号不仅数值大且时间短，因此需要对原始信号进行精确且高速的采集。

技术实现要素：

本实用新型的目的是克服现有技术中电容器投切试验设备采样困难的问题。

为此，本实用新型提供了一种电容器投切试验用信号高速采样板，用于高速采取断路器投切前后波形信息，包括模数转换模块、信号处理模块、存储模块及接口模块；

所述模数转换模块包括adc芯片，所述adc芯片的输入端用于连接采样信号；

所述信号处理模块包括fpga芯片，所述fpga芯片的第一组i/o引脚与所述adc芯片的输出端连接，所述fpga芯片的第二组i/o引脚与所述存储模块连接，所述fpga芯片的第三组i/o引脚与所述接口模块连接；

所述接口模块用于连接投切测试设备主机用于检测所述投切测试设备主机启动信号。

优选地，所述adc芯片为ad7274芯片，所述ad7274芯片的vin引脚连接采样信号，所述ad7274芯片的sdata引脚与所述fpga芯片的第一i/o引脚连接。

优选地，所述fpga芯片型号为ep2c5q208。

优选地，所述存储模块包括芯片hy57v561620，所述芯片hy57v561620的dq引脚与所述fpga芯片的第二组i/o引脚连接。

优选地，所述接口模块包括usb芯片，型号为cy7c68013a，所述usb芯片一端接fpga芯片的第三组i/o引脚，另一端接投切测试设备主机。

优选地，所述采样信号通过10uf电容器通交隔直之后，再经过电源与地之间的两个10kω电阻后接入所述adc芯片的输入端。

优选地，所述信号高速采样板内置于所述电容器投切试验设备内并通过螺栓固定连接。

本实用新型的有益效果：本实用新型提供的这种电容器投切试验用信号高速采样板，用于高速采取断路器投切前后波形信息，其包括模数转换模块、信号处理模块、存储模块及接口模块。采样信号先到达模数转换模块进行模数转化成数字信号便于后续处理，fpga不停循环获取该数字信号转换成波形图但不存入存储模块，当fpga检测到接口模块从工控主机传来的启动信号时，该启动信号即工控主机检测到投切开始，然后fpga将启动信号前后的波形图叠加在一起录入存储模块，从而实现了高速采样的目的。该信号高速采样板能快速采集投切前后的电信号并形成前后波形图叠加，达到了电容器投切试验的目的。

以下将结合附图对本实用新型做进一步详细说明。

附图说明

图1是本实用新型电容器投切试验用信号高速采样板的电路框图；

图2是本实用新型电容器投切试验用信号高速采样板与投切试验设备的连接示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本实用新型提供了一种电容器投切试验用信号高速采样板，用于高速采取断路器投切前后波形信息，其特征在于：包括模数转换模块、信号处理模块、存储模块及接口模块；

所述模数转换模块包括adc芯片，所述adc芯片的输入端用于连接采样信号；

所述信号处理模块包括fpga芯片，所述fpga芯片的第一组i/o引脚与所述adc芯片的输出端连接，所述fpga芯片的第二组i/o引脚与所述存储模块连接，所述fpga芯片的第三组i/o引脚与所述接口模块连接；

所述接口模块用于连接投切测试设备主机用于检测所述投切测试设备主机启动信号。

由此可知，如图1和图2所示，被测电压、电流等信号先经过信号调理板进行降压调整，然后进入高速采样板，先到达高速采样板的模数转换模块里的adc芯片，即图2中的高速ad，针对电流和电压信号分别用单独的adc芯片并行处理，将该模拟信号转化成数字信号后传递至高速fpga电路即fpga芯片的第一组i/o引脚进行接收，并对采样信号进行计算转换成波形图，fpga芯片的第二组i/o引脚与所述存储模块连接用以存储波形图。fpga芯片的第三组i/o引脚与所述接口模块连接，接口模块用于连接投切测试设备主机用于检测所述投切测试设备主机启动信号，但主机监测到投切开闸或合闸时，便通过串口通信经过接口将该启动信号传递至fpga芯片，此时fpga将所录波形与启动时刻后的波形叠加在一起录入sdram，从而能完整反映断路器投切前后波形信息。

其中采样过程是不断周期循环采样，但存储模块只有在fpga芯片接收到接口模块的启动信号才会对波形图进行存储。

优选的方案，所述adc芯片为ad7274芯片，所述ad7274芯片的vin引脚连接采样信号，所述ad7274芯片的sdata引脚与所述fpga芯片的第一i/o引脚连接。由此可知，ad7274芯片的引脚功能为现有技术，外围电路根据官方说明连接布置即可，fpga芯片通过i/o串口获取采样信号。

优选的方案，所述fpga芯片型号为ep2c5q208。

优选的方案，所述存储模块包括芯片hy57v561620，所述芯片hy57v561620的dq引脚与所述fpga芯片的第二组i/o引脚连接。

优选的方案，所述接口模块包括usb芯片，型号为cy7c68013a，所述usb芯片一端接fpga芯片的第三组i/o引脚，另一端接投切测试设备主机。

优选的方案，所述采样信号通过10uf电容器通交隔直之后，再经过电源与地之间的两个10kω电阻后接入所述adc芯片的输入端。

优选的方案，所述信号高速采样板内置于所述电容器投切试验设备内并通过螺栓固定连接。由此可知，将高速采样板内置于电容器投切试验设备内节约空间位置且便于转移。

信号采样基本工作过程：试验现场真空断路器开断时，电容器或电抗器组会发生变化而差生相应的采样信号，在电容器投切试验检测该采样信号前，信号通过10μf电容器通交隔直之后，再经过电源与地之间的两个10kω电阻，将信号抬升至电源电压的二分之一，送入高速ad采样芯片ad7274，ad芯片将模拟信号转换成数字信号后，通过串行通讯高速将数据传输至fpga芯片ep2c5q208，ep2c5q208将数据处理后高速缓存至存储空间为4m×16bitsdram芯片hy57v561620，再通过usb芯片cy7c68013a将数据由usb接口高速传送至工控主板。其中，fpga芯片内设有预录波机制，可通过工控主板设置预录波时间，高速采样板在未收到启动命令前不停循环采样，但数据不存入sdram，当usb口传来启动指令后，将所录波形与启动时刻后的波形叠加在一起录入sdram，从而能完整反映断路器投切前后波形信息。

本实用新型的有益效果：本实用新型提供的这种电容器投切试验用信号高速采样板，用于高速采取断路器投切前后波形信息，其包括模数转换模块、信号处理模块、存储模块及接口模块。采样信号先到达模数转换模块进行模数转化成数字信号便于后续处理，fpga不停循环获取该数字信号转换成波形图但不存入存储模块，当fpga检测到接口模块从工控主机传来的启动信号时，该启动信号即工控主机检测到投切开始，然后fpga将启动信号前后的波形图叠加在一起录入存储模块，从而实现了高速采样的目的。该信号高速采样板能快速采集投切前后的电信号并形成前后波形图叠加，达到了电容器投切试验的目的。

以上例举仅仅是对本实用新型的举例说明，并不构成对本实用新型的保护范围的限制，凡是与本实用新型相同或相似的设计均属于本发明的保护范围之内。