技术特征：
1.一种时钟树电路，其特征在于，所述电路包括：扫描链测试模式时钟模块，所述扫描链测试模式时钟模块的输出端与时钟选择生成器的输入端电连接；第一功能模式时钟模块组，所述第一功能模式时钟模块组的输出端与所述时钟选择生成器的输入端电连接；时钟选择生成器，所述时钟选择生成器的输入端分别与所述扫描链测试模式时钟模块的输出端和所述第一功能模式时钟模块组的输出端电连接，所述时钟选择生成器的输出端与设备的输入端电连接；所述时钟选择生成器用于选择并生成功能模式时钟和扫描链测试模式时钟；设备，所述设备的输入端与所述时钟选择生成器的输出端电连接。2.根据权利要求1所述的电路，其特征在于，所述电路还包括：第二功能模式时钟模块组，所述第二功能模式时钟模块组的输出端与数据选择器的输入端电连接；数据选择器，所述数据选择器的输入端分别与所述扫描链测试模式时钟模块的输出端和所述第二功能模式时钟模块组的输出端电连接，所述数据选择器的输出端与所述设备的输入端电连接。3.根据权利要求2所述的电路，其特征在于，所述电路还包括：异步分频器，所述异步分频器的输入端与所述扫描链测试模式时钟模块的输出端电连接，所述异步分频器的输出端与所述数据选择器的输入端电连接。4.根据权利要求3所述的电路，其特征在于，所述异步分频器，用于响应于功能模式的开机指令，关闭所述异步分频器。5.根据权利要求1所述的电路，其特征在于，所述设备包括：高速设备和低速设备，所述第一功能模式时钟模块组包括：高速时钟模块组和低速时钟模块组；所述高速时钟模块组的输出端与所述时钟选择生成器的输入端电连接；所述高速时钟模块组用于生成高速时钟，给所述高速设备提供工作时钟频率；所述低速时钟模块组的输出端与所述时钟选择生成器的输入端电连接；所述低速时钟模块组用于生成低速时钟，给所述低速设备提供工作时钟频率；所述时钟选择生成器的输入端分别与所述高速时钟模块组的输出端和所述低速时钟模块组的输出端电连接，所述时钟选择生成器的输出端分别与所述高速设备和所述低速设备电连接。6.根据权利要求5所述的电路，其特征在于，所述设备还包括：中速设备，所述电路还包括：同步分频器，所述同步分频器的输入端与所述时钟选择生成器的输出端电连接，所述同步分频器的输出端分别与所述高速设备的输入端、所述中速设备的输入端和所述低速设备的输入端电连接，用于给所述中速设备提供工作时钟频率。7.根据权利要求1所述的电路，其特征在于，所述电路还包括：模式生成器，所述模式生成器的输入端与所述扫描链测试模式时钟模块的输出端电连接，所述模式生成器的输出端与所述时钟选择生成器的输入端电连接，用于进入扫描链测试模式。
8.根据权利要求1所述的电路，其特征在于，所述第一功能模式时钟模块组包括：高频时钟模块和非高频时钟模块；所述高频时钟模块为在第一功能模式时钟模块组中最高频率的时钟源；所述时钟选择生成器包括：第一子时钟选择生成器，所述第一子时钟选择生成器的输入端分别与所述扫描链测试模式时钟模块的输出端和所述高频时钟模块的输出端电连接，所述第一子时钟选择生成器的输出端与第三子时钟选择生成器的输入端电连接；第二子时钟选择生成器，所述第二子时钟选择生成器的输入端与所述非高频时钟模块的输出端电连接，所述第二子时钟选择生成器的输出端与第三子时钟选择生成器的输入端电连接；第三子时钟选择生成器，所述第三子时钟选择生成器的输入端分别与所述第一子时钟选择生成器的输出端和所述第二子时钟选择生成器的输出端电连接，所述第三子时钟选择生成器的输出端与所述设备的输入端电连接。9.根据权利要求8所述的电路，其特征在于，所述电路还包括：时钟分频器，所述时钟分频器的输入端与所述扫描链测试模式时钟模块的输出端电连接，所述时钟分频器的输出端与所述第二子时钟选择生成器的输入端电连接。10.一种基于时钟树电路的信号传输方法，其特征在于，所述方法应用于上述权利要求1至9中任一项所述的时钟树电路，包括：在功能模式下，响应于功能模式的开机指令，第一功能模式时钟模块组生成第一功能模式时钟组，并将所述第一功能模式时钟组发送至时钟选择生成器；所述时钟选择生成器将所述第一功能模式时钟组发送至设备；在扫描链测试模式下，响应于扫描链测试模式的开机指令，扫描链测试模式时钟模块生成扫描链测试模式时钟，并将所述扫描链测试模式时钟发送至所述时钟选择生成器；所述时钟选择生成器将所述扫描链测试模式时钟发送至设备。
技术总结
本申请涉及一种时钟树电路和基于时钟树电路的信号传输方法。所述电路包括：扫描链测试模式时钟模块，扫描链测试模式时钟模块的输出端与时钟选择生成器的输入端电连接；第一功能模式时钟模块组，第一功能模式时钟模块组的输出端与时钟选择生成器的输入端电连接；时钟选择生成器，时钟选择生成器的输入端分别与扫描链测试模式时钟模块的输出端和第一功能模式时钟模块组的输出端电连接，时钟选择生成器的输出端与设备的输入端电连接；时钟选择生成器用于选择并生成功能模式时钟和扫描链测试模式时钟；设备，设备的输入端与时钟选择生成器的输出端电连接。采用本电路能够实现芯片在功能模式下的动态功耗的降低。功能模式下的动态功耗的降低。功能模式下的动态功耗的降低。
技术研发人员：徐红如 陶长来 严伟 罗许喜
受保护的技术使用者：南京英锐创电子科技有限公司
技术研发日：2022.09.26
技术公布日：2022/12/1