专利名称：磁传感器及其制造方法
技术领域：
本发明涉及半导体薄膜的磁传感器及其制造方法。
背景技术：
使用象InSb那样的电子迁移率大的化合物半导体薄膜的磁电阻器件或霍尔器件等的磁传感器，具有可以检测静磁场的功能，具有不论旋转速度快也罢慢也罢都可以检测齿轮的旋转角速度或速度的功能。
然而，InSb在近些年来不断扩大的磁传感器的应用领域内，存在着不能应对其严格的要求的问题。例如，使用InSb的磁传感器，虽然在高温附近灵敏度高且呈现出极其之好的特性，但是由于磁敏部分的电阻值对温度的依赖性很大，故在-40℃以下的低温下起因于器件阻值的大幅度地上升而变得易于拾取电噪声，此外，当超过120℃时起因于器件阻值的大的降低使驱动电流增大，变得难于驱动。就是说，InSb的电阻的温度变化率最大为-2％/℃，具有大的温度依赖性。另外，电阻的温度变化率βR，可根据下式求出。
电阻的温度变化率βR(％/℃)=(1/R)dR/dT×100在本发明中，所谓电阻值的温度变化小，一般地说指的是上述温度变化率βR(％/℃)小。
近些年来，磁传感器多被用做无接触传感器使用，其应用范围也在不断扩大。在这样的最近日益扩大的磁传感器的应用领域中，与现有的应用比，即便是在更低的低温或进而在高的高温的条件下也把磁传感器作为无接触传感器使用的要求日益增大，一般地说表现出扩大可以驱动磁传感器的温度范围的倾向。在迄今为止的VTR或个人电脑等中使用的小型的DC电机等的用途中，磁传感器只要是在室温附近的温区，例如，-20～80℃左右的范围(实质上是100℃的驱动温度范围)内使用就足够了，但是，对于估计在今后会扩大的汽车用无接触磁传感器或工业用无接触磁传感器来说，实际上要求在-50℃～150℃的温度范围(实质上是200℃的驱动温度范围)内的使用。
InSb由于具有大的温度依赖性，故例如在温度变化率为负的情况下，在低温将变成为高电阻，在高温则变成为低电阻，当温度从-50℃到+150℃变化时，在-50℃处的电阻值将变成为150℃的电阻值的28～30倍(在电阻的温度变化率为-2％的情况下为54倍)。为此，电阻值的变动原封不动地变成为磁传感器的输入电阻的变动，在高温下将发生起因于过电流的破坏，此外变成为需要驱动用的输入电流，在小型的集成化的驱动电路中，器件的稳定的驱动变得困难起来。就是说，变成为需要复杂且昂贵的驱动电路。此外，在低温下器件电阻将变得非常之大，会强烈地受到寄生电磁噪声的影响，或成为由噪声引起的误动作的原因。结果是只能在极其有限的情况下使用磁传感器，处于不能充分地发挥作为无接触传感器的优点的状况。
如果想要小型、低成本、且高性能地实现这样的磁传感器和驱动磁传感器的电源或放大磁场检测的输出的磁传感器的控制电路，则起因于这样的素材的电阻值的温度依赖性将成为大的障碍。例如，-50℃的电阻值与150℃的电阻值之比，按绝对值来说，要求最大在15倍以内。
本发明就是为解决上述的现有的磁传感器中的那些问题而发明的，本发明的课题在于提供高灵敏度、温度依赖性小、且用简单的驱动电路就可以在宽阔的温度范围内动作的磁传感器。此外，本发明的课题还在于提供在-50℃～150℃的范围内可以以高的可靠性进行驱动、小型、且可以用低价格的控制电路进行驱动的磁传感器。说得更详细点，在于提供在低温(例如，作为所要求的下限温度的-50℃)与高温(例如，作为所要求的上限温度的150℃)之间磁传感器的输入电阻值的变化小、高灵敏度、高可靠性的磁传感器。
此外，对于在从低温到高温的宽阔的温度范围内的磁传感器的驱动来说，通过磁传感器的封装加上大的热应力，故还需要保护磁敏部分不受新的热应力的影响的钝化技术，满足这种要求，也是本发明的课题。
发明的公开本发明人等，在对可以制作高灵敏度的磁传感器的具有高的电子迁移率的化合物半导体薄膜的组分或薄膜化掺杂等进行研究的同时，对与控制电路之间的匹配也进行了研究。特别是着眼于器件电阻值的温度依赖性或在低温有高温之间的器件电阻值的变化量进行研究的结果，可以发现可以压低磁传感器的输入电阻的温度变化的电子迁移率高的薄膜及其制造方法。其结果是，发现了电阻的温度变化小的磁传感器。
此外，在从高温到低温的宽阔的温度范围内的磁传感器的驱动中，虽然通过磁传感器的封装会加上大的热应力，但是，采用在磁敏部分上边形成具有与构成磁敏部分的Ⅲ-Ⅴ族化合物半导体系统的性质的绝缘性的Ⅲ-Ⅴ族化合物半导体的中间层的办法，发现了用无机质的钝化层(保护层)保护磁敏部分免受磁敏部分直接受到的热应力的影响的钝化技术。结果是可以发现可以在宽阔的温度范围内而且在高的可靠性之内进行驱动的磁传感器构造。
此外，还发现只要磁传感器的输入电阻的温度变化在某一决定的范围以内，就可以用小型的控制电路在宽阔的温度范围内驱动磁传感器。
此外，还发现了在把以所得到满足那样的条件的高的迁移率的化合物半导体薄膜为磁敏部分的高灵敏度磁传感器和这样的磁传感器用的小型的控制电路组合起来的磁传感器装置中，其特征是小型、且可以输出与比例于磁场的检测信号的输出或磁场的检测非检测对应的多个信号的数字输出的磁传感器装置及其制造方法。
就是说，本发明的第1方面的磁传感器，是以在衬底上边形成的InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜层为磁敏部分的动作层的磁传感器，其特征是在上述薄膜层内含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子。
本发明的第2方面的磁传感器，在上述第1方面的磁传感器中，其特征是上述施主原子的至少一部分，为了向磁敏部分的动作层内供给传导电子已经阳离子化。在这里，说得更详细点，上述施主原子至少其一部分在晶体的晶格点处置换成InGaAsSb中的任何一种原子且已经阳离子化。
本发明的第3方面的磁传感器，在上述第1或第2方面的磁传感器中，其特征是上述薄膜层具有2.1×1016/cm3以上的电子浓度，此外，该薄膜层的电子迁移率μ(cm2/V·s)与电子浓度n(l/cm-3)的关系，满足下式Log10(n)+4.5×10-5×μ≥17.3在这里，上述电子迁移率更为理想的是在6000cm2/V·s以上，采用在这样的范围内设定电子迁移率μ和电子浓度n的办法，就可以制作高灵敏度且温度依赖性小的磁传感器。对该点进行限定的，是本发明的第4方面。在制作更高的灵敏度的磁传感器的情况下，电子迁移率理想的是在10000cm2/V·s以上。
本发明的第4方面的磁传感器，在上述第3方面的磁传感器中，其特征是上述薄膜层的电子迁移率在6000cm2/V·s以上。
本发明的第5方面的磁传感器，在上述第1或第2方面的磁传感器中，其特征是上述薄膜层具有2.1×1016/cm3以上的电子浓度，此外，该薄膜层的电子迁移率μ(cm2/V·s)与电子浓度n(l/cm-3)的关系，满足下式Log10(n)+4.5×10-5×μ≥18.0本发明的第6方面的磁传感器，在上述第5方面的磁传感器中，其特征是上述薄膜层的电子迁移率在10000cm2/V·s以上。
在这里，上述电子迁移率μ，为了进行高灵敏度、温度依赖性小的磁传感器动作，理想的是在15000cm2/V·s以上，更为理想的是在20000cm2/V·s以上。
本发明的第7方面的磁传感器，在上述第6方面的磁传感器中，其特征是上述薄膜层是InAsySb1-y(0≤y≤1)薄膜层。
本发明的第8方面的磁传感器，在上述第7方面的磁传感器中，其特征是上述薄膜层是InSb薄膜层。
本发明的第9方面的磁传感器，在上述1到第8方面中的任何一个方面的磁传感器中，其特征是上述衬底的表面，由Ⅲ-Ⅴ族化合物半导体构成。
本发明的第10方面的磁传感器，在上述1到第9方面中的任何一个方面的磁传感器中，其特征是上述衬底由绝缘性的GaAs单晶构成。
本发明的第11方面的磁传感器，在上述1到第10方面中的任何一个方面的磁传感器中，其特征是上述动作层的厚度，在6微米以下。
本发明的第12方面的磁传感器，在上述1到第10方面中的任何一个方面的磁传感器中，其特征是上述动作层的厚度为0.7～1.2微米。
本发明的第13方面的磁传感器，在上述1到第10方面中的任何一个方面的磁传感器中，其特征是上述动作层的厚度在1.2微米以下。
本发明的第14方面的磁传感器，在上述1到第13方面中的任何一个方面的磁传感器中，其特征是该磁传感器是霍尔器件。在该霍尔器件中，动作层的理想的厚度在1.2微米以下，更为理想的是在0.5微米以下，在想制作更高的输入电阻且能耗少的霍尔器件的情况下，理想的是在0.1微米以下，更为理想的是在0.06微米以下。
本发明的第15方面的磁传感器，在上述1到第13方面中的任何一个方面的磁传感器中，其特征是该磁传感器是磁电阻器件。在该磁电阻器件中，动作层的理想的厚度是1.2微米以下，更为理想的是在0.5微米以下，在想制作更高的输入电阻且能耗少的器件的情况下，理想的是在0.2微米以下。
本发明的第16方面，公开了半导体磁电阻装置，该装置的特征是在平滑的衬底表面上边，具有由半导体薄膜构成的4个产生磁电阻效应的器件部分、布线部分和键合电极，4个产生磁电阻效应的器件部分用桥式构造进行连接，该4个器件部分之内，处于上述桥式构造的隔边的位置关系的2个器件部分被配置为同时垂直地受到同一强度的磁场的状态，上述器件部分与上述键合电极用上述布线部分进行连接。
本发明的第17方面的半导体磁电阻装置，在上述第16方面的装置中，其特征是上述布线部分不进行交叉。
本发明的第18方面的半导体磁电阻装置，在上述第16或第17方面的装置中，其特征是从连接上述4个器件部分的连接点到上述键合电极的布线部分的电阻值，分别被形成为相等。
本发明的第19方面，公开了磁传感器装置，该传感器装置是把磁传感器、用来放大该磁传感器的输出的放大电路、具有用来驱动上述磁传感器的电源电路的磁电路一起封装起来构成的磁传感器装置，其特征是上述磁传感器是上述第1到第18方面中的任何一个方面所述的磁传感器。
本发明的第20方面的磁传感器装置，在上述第19方面的磁传感器装置中，其特征是上述磁传感器的-50℃的输入电阻值被设定为150℃的输入电阻值的15倍以内。
本发明的第21方面的磁传感器装置，在上述第19或20方面的磁传感器装置中，其特征是被上述放大电路放大后的输出，与上述磁传感器的输出成正比。
本发明的第22方面的磁传感器装置，在上述第19或20方面的磁传感器装置中，其特征是被上述放大电路放大后的输出，是与由上述磁传感器进行的磁场的检测或非检测对应的数字信号输出。
本发明的第23方面，公开了磁传感器的制造方法，该制造方法的特征是具备在衬底上边形成电子浓度为2.1×1016/cm3以上的InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序；把上述薄膜形成为所希望的图形的工序；在该薄膜上边形成多个薄的金属膜的工序；把多个外部连接用电极连接到上述薄膜的端部上的工序。
本发明的第24方面的磁传感器的制造方法，在上述第23方面的磁传感器的制造方法中，其特征是上述形成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序，还具备含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子的工序。
此外，本发明的第25方面，公开了磁传感器装置的制造方法，该制造方法，是具备把放大磁传感器的磁场检测信号的电路、具有用来驱动上述磁传感器的电源电路的控制电路一起封装起来的工序的磁传感器装置的制造方法，其特征是上述磁传感器是上述第1～第18方面中的任何一个方面所述的磁传感器，该磁传感器用第23或第24方面所述的制造方法制造。
此外，本发明的第26方面，公开了其它的构成的磁传感器，该磁传感器的特征是衬底、在该衬底上边形成的含有InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜层的动作层、在该动作层上边形成的绝缘性或高电阻的半导体的中间层和绝缘性无机质层的保护层(就是说，钝化层)按照上述的顺序进行叠层起来构成。
本发明的第27方面的磁传感器，在上述第26方面的磁传感器中，其特征是上述中间层接连到上述动作层上边的同时具有与该动作层的晶格常数近似的晶格常数。
本发明的第28方面的磁传感器，在上述第27方面的磁传感器中，其特征是上述中间层是含有构成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的元素的至少一种以上的元素的组分。
本发明的第29方面的磁传感器，在上述第27方面的磁传感器中，其特征是上述动作层在上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的上边具有势垒层。
本发明的第30方面的磁传感器，在上述第29方面的磁传感器中，其特征是上述中间层是含有构成上述势垒层的元素的至少一种以上的元素的组分。
本发明的第31方面的磁传感器，在上述第27到第30方面中的任何一个方面所述的磁传感器中，其特征是上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜，含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子。
本发明的第32方面的磁传感器，在上述第31方面的磁传感器中，其特征是为了向磁敏部分的动作层内供给传导电子，上述施主原子的至少一部分已经阳离子化。在这里，说得更详细点，上述施主原子至少其一部分在晶体的晶格点处置换成InGaAsSb中的任何一种原子且已经阳离子化。
本发明的第33方面的磁传感器,在上述第27到第31方面中的任何一个方面所述的磁传感器中,其特征是上述中间层含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子。
本发明的第34方面的磁传感器，在上述第27到第33方面中的任何一个方面所述的磁传感器中，其特征是上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜，该薄膜的在-50℃的输入电阻值是在150℃的输入电阻值的15倍以内。
本发明的第35方面，公开了另外的构成的磁传感器装置，该传感器装置是把磁传感器、用来放大该磁传感器的输出的放大电路、具有用来驱动上述磁传感器的电源电路的控制电路一起封装起来的磁传感器装置，其特征是上述磁传感器是上述第27到第34方面中的任何一个方面所述的磁传感器。
本发明的第36方面，公开了另外的构成的磁传感器的制造方法，该制造方法的特征是具备下述工序在表面平滑的衬底上边形成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序；在该薄膜上边形成物性值与该薄膜近似的化合物半导体的中间层的工序；使该薄膜和该中间层形成为所希望的图形的工序；在所形成的图形的上边形成所希望的形状的薄的金属薄膜的工序；在该图形和该金属薄膜的上边形成绝缘性无机质的保护层的工序；形成多个用来与外部进行连接的电极的工序；使该电极连接到上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜上的工序。
本发明的第37方面，公开了另再一种构成的磁传感器的制造方法，该制造方法的特征是具备下述工序在表面平滑的衬底上边形成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序；在该薄膜上边形成势垒层的工序；在该势垒层上边形成物性值与该势垒层近似的化合物半导体的中间层的工序；使该薄膜、势垒层和该中间层形成为所希望的图形的工序；在所形成的图形的上边形成所希望的形状的薄的金属薄膜的工序；在该图形和该金属薄膜的上边形成绝缘性无机质的保护层的工序；形成多个用来与外部进行连接的电极的工序；使该电极连接到上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜上的工序。
附图的简单说明
图1的曲线图，示出了InSb薄膜的电阻值的温度依赖性。
图2A是本发明的霍尔器件的平面图。
图2B是霍尔器件的剖面图。
图3的剖面图，模式性地示出了使本发明的霍尔器件与引线进行连接，并进行了树脂封装的状态。
图4模式性地示出了本发明的3端磁电阻器件的一个形态。
图5A的平面图，示出了本发明的磁电阻器件的一个形态。
图5B是图5A所示的磁电阻器件的剖面图。
图6A到图6C的剖面图，示出了本发明的磁传感器的磁敏部分中的薄膜的叠层构造。
图7A到图7C的剖面图，示出了本发明的磁传感器的磁敏部分中的薄膜的叠层构造。
图8是与硅集成电路芯片一起封装起来的状态的磁传感器的电路图。
图9A是在本发明的实施例10制造形成的霍尔器件的平面图。
图9B是图9A所示的霍尔器件的剖面图。
图10A是在本发明的实施例18中形成2端磁电阻器件的剖面图。
图10B是图10A所示的磁电阻器件的平面图。
优选实施形态在InGaAsSb薄膜的电子浓度与电阻的温度依赖性方面存在着大的相关关系。特别是当薄膜的电子浓度变成为2.1×1016/cm3以上时，电阻的温度变化减小，而且，磁传感器的偏移电压的温度漂移减小，噪声也将减小。
本发明的磁传感器，作为磁敏部分的动作层在表面平滑的衬底上边外延生长形成电子浓度为2.1×1016/cm3以上InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)的薄膜。以下，在本说明书中，为了简化起见，根据需要把InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)简记为InGaAsSb。其内容包括用上述x、y规定的所有的组分。
在本发明中，薄膜的电子浓度在2.1×1016/cm3以上是必要的，理想的是在5×1016/cm3以上，更为理想的是在6×1016/cm3以上，特别理想的是在6×1016～5×1018/cm3以上。
增大InGaAsSb薄膜的电子浓度的方法之一，是在InGaAsSb层内含有Si、Te、S、Sn、Ge和Se等的施主原子的方法。由于采用象这样地掺进施主原子的办法，可以减小高温下的InGaAsSb层的电阻值的降低，故可以防止在高温下大的电流流向磁传感器。此外，作为增大InxGa1-xAsySb1-y薄膜(0＜x≤1,0≤y≤1)的电子浓度的另外的方法，可以采用适宜设定薄膜的组分，就是说，采用在0＜x≤1,0≤y≤1的范围内适宜选择x、y的值的办法，增大电子浓度。
如果能够使电子浓度变成为特定的量级，就可以压低电阻的温度变化，就可以减少包括放大磁传感器的输出的电路、驱动磁传感器的电源电路等在内的磁传感器的控制电路的负荷。此外，还可以制作减少在高温下的驱动电力和电流，因而可以在宽阔的温度范围内驱动器件的控制电路而不必使电路本身复杂化。其结果是，器件驱动电路也将变得简单且可以小型化。为此，把本发明的磁传感器和本身为小型的Si集成电路的控制电路，收纳在形成为一体化的封装内，就可以实现高灵敏度且可靠性高的小型的薄膜磁传感器。
掺杂的磁传感器，由于在高温区内可以避免磁传感器的电阻值急剧地降低，故即便是在100℃以上的高温区也可以稳定地动作，即便是在-20℃以下的低温区中也可以减小磁传感器的电阻值(输入电阻值)的急剧地上升，在在-20℃以下的低温区中也可以稳定地动作。使得制作避免放大传感器输出的电路的复杂化，且低价格的在宽阔的温度范围内稳定地动作的磁传感器成为可能。这样的掺杂效果对于本发明的实施例是共通的效果，并不限于在本发明的所列举的实施例。
进行掺杂的施主原子，只要是可以变成为施主的元素，就没有什么限定，作为代表性的施主原子可以举出Si、Te、S、Sn、Se、Ge等。采用对要进行掺杂的施主原子的量进行调节的办法，就可以把InGaAsSb薄膜中的电子浓度设定为正确的值。
对于在是未进行掺杂的电子浓度为1.7×1016/cm3的InSb薄膜情况(Ⅰ)，已掺进了Si，电子浓度变成为6.6×1016/cm3的情况(Ⅱ)，和已掺进了Si电子浓度变成为16.6×1016/cm3(Ⅲ)的情况这3种，研究了在从-50℃～150℃的温度范围内电阻值的变化。其结果示于表1和图1。由图1可知，采用向InSb薄膜中掺进Si的办法，减少了电阻的温度依赖性。就是说，在未掺杂的电子浓度为1.7×1016/cm3的InSb薄膜(Ⅰ)的情况下，-50℃的电阻值是150℃的电阻值的31倍，在低温下的使用是困难的。但是，在已掺进了Si，电子浓度变成为5×1016/cm3以上(Ⅱ)的情况下，呈现大体上平坦的直线，而在电子浓度变成为8×1016/cm3以上(Ⅲ)的情况下，则呈现电子浓度比比(Ⅱ)还低的(Ⅱ)的情况下更为平坦的直线。电阻值对温度变化的曲线为水平的是最理想的，但是在-50℃的电阻值比在150℃的电阻值还高的情况下，理想的是在15倍以内，更为理想的是在8倍以内。此外在150℃的电阻值比在-50℃的电阻值还高的情况下，150℃的电阻值理想的是在3倍以内，更为理想的是在2倍以内。
表1
*()内的数字表示-50℃的电阻值是150℃的电阻值的多少倍。
本身为本发明的磁传感器的动作层的InxGa1-xAsySb1-y薄膜(0＜x≤1,0≤y≤1)的厚度，一般地说理想的是在6微米以下，更为理想的是在2微米以下，根据情况更为理想的是在1微米以下。此外，在磁场灵敏度高且电阻值的温度依赖性小的磁传感器的情况下，可以制作0.7～1.2微米且特性良好的薄膜，是理想的。在需要高电阻的输入电阻值的磁传感器的情况下，作为磁敏部分的薄膜更薄是理想的，有时候被制作成0.5微米以下或0.1微米以下。在象这样地磁敏部分薄膜的厚度在0.1微米以下的情况下，理想的是在薄膜与衬底之间或薄膜的表面上形成具有与InGaAsSb的晶格常数近似的晶格常数的半导体绝缘层或本身就是高电阻层的缓冲层(势垒层)，例如晶格常数之差为2％以内的缓冲层。
在本发明中，在把缓冲层形成为使得与本身就是磁传感器的动作层的InGaAsSb薄膜接连的情况下，为了在与动作层之间的边界面附近使动作层的电子浓度变成为恰当的值，也可以不向动作层内掺杂，而代之以向缓冲层内掺进施主原子。另外，缓冲层还具有作为把电子封闭在动作层(InGaAsSb薄膜)内的层的作用，虽然常常在动作层为500以下这样的极其之薄的膜的时候，在动作层的上下形成缓冲层，但是，在这种情况下，由于缓冲层具有把电子封闭在动作层内的作用，故动作层将变成为量子阱。此外也可以向量子阱的动作层内掺进施主原子。
作为本发明的衬底，通常可以使用GsAS、InP等的绝缘性或半绝缘性的化合物半导体。在本发明中在衬底的表面上，还可以具有绝缘性或半绝缘性的表面或面电阻值高的表面层。在这种情况下，除了上述的绝缘性衬底材料之外，还可以理想地使用Si单晶衬底、铁氧体衬底、陶瓷衬底等。晶体的面方位，(100)、(111)等什么方位都行，没什么限制。此外，对于这些面方位，也可以是0～10度左右的角度倾斜面。除此之外，也可以使用表面平滑的氧化铝衬底或蓝宝石衬底、在表面上具有绝缘层的单晶铁氧体衬底等。在高温下等方向性的静热压冲压、加上所谓的HIP制作成的结晶性更为致密的铁氧体衬底，即便是多晶，只要甚至表面上形成耐热性的绝缘层，在本发明中就可以作为理想的绝缘性衬底使用。
到此为止，规定把InSb或InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜等作为磁传感器的磁敏部分的薄膜，就是说，作为磁传感器的动作层使用，由于在其上边形成的Si3N4、SiO2等的保护膜、所谓的钝化薄膜和InSb薄膜、InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜等的薄膜的晶格常数之差大，故归因于在晶体边界处的相互作用常常会产生20～30％的电子迁移率的降低，招致磁传感器的灵敏度降低。但是，由于InSb的电子迁移率高、是良好的磁传感器材料，故现状是即使存在着晶格常数的大的不匹配，也用InSb制作磁传感器。特别是当考虑可靠性这一点时，由于理想的是形成钝化薄膜，故产生了这样的器件特性的降低。在想要把磁敏部分薄膜制作得薄，磁传感器的消耗电力等少且高灵敏度化时，特性劣化也将变大。为此，充分地挖掘InSb或InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的特性，制作高灵敏度的磁传感器，就变成了一个大课题。
为了解决该课题，在本发明中，作为理想的形态至少形成一层中间层，使得直接接连到构成磁传感器的磁敏部分的InGaAsSb薄膜上边。所谓中间层，是由Ⅲ-Ⅴ族化合物半导体材料构成的绝缘层或高电阻层。上述中间层虽然一般地说与缓冲层(势垒层)不同，但根据需要有时候也兼做缓冲层。此外，上述中间层，理想的是晶格常数近似于InGaAsSb薄膜的晶格常数，而且，是能带间隙大，电子迁移率比该薄膜小的绝缘性或半绝缘性的AlxIn1-xSb(0＜x≤1)或GayIn1-xSb(0≤y≤1)的薄膜高电阻层。与InGaAsSb之间的晶格常数之差理想的是在8％以内，更为理想的是在5％以内。此外，虽然不直接接连到构成磁传感器的磁敏部分的InGaAsSb薄膜上边，但是可以良好地形成具有在低温下形成的GaAs那样的大的能带间隙的Ⅲ-Ⅴ族化合物半导体层。就是说，可以形成多个中间层。除去这样的中间层之外，还可以在中间层上边良好地形成非半导体的SiO2或Si3N4等的钝化薄膜，就是说形成保护膜。
这样的中间层一般是该薄膜的上侧形成。或者，也可以在薄膜的两面形成。在接连到薄膜的上表面上地形成缓冲层(在本发明中，为了方便起见有时候也把在薄膜的上侧形成的缓冲层叫做‘势垒层’)的情况下，中间层被形成为接连到势垒层的上边。
如果在InGaAsSb薄膜或势垒层的上侧形成这样的化合物半导体的中间层，由于结果就变成为作为钝化薄膜形成的保护膜与磁敏部分的动作层不直接接连，故尽管存在着保护膜，InGaAsSb薄膜的特性，特别是电子迁移率变成为不再变动。这样的效果，在薄膜的厚度为0.2微米以下的情况下特别显著。另外，在是与薄膜的晶格常数之差为2％以内的中间层的情况下，这样的中间层还起着势垒层的作用。
在本发明中，对于中间层的厚度虽然没有什么特别限制，但是，通常在2微米以下，理想的是在1微米以下，更为理想的是在0.5微米以下。特别是在表面上形成的层，在0.5微米以下，理想的是在0.2微米以下，更为理想的是在0.1微米以下。在与薄膜接连起来形成中间层的情况下，也可以向中间层内掺进Si、Se、Te、S、Sn、Ge等的施主原子。但是，施主原子虽然也可以在整个中间层内均一地掺杂，但是也可以偏向例如与薄膜接连的面一侧地进行掺杂。在这种情况下，至少施主原子的一部分必须已阳离子化。
中间层，由于电子迁移率与InGaAsSb薄膜比较极其之小，电导率也小，故虽然是半导体但却具有不参与电传导的性质。因此，作为绝缘膜发挥作用。此外，由于配置在InGaAsSb薄膜与钝化层之间，故防止因InGaAsSb薄膜直接与钝化层接连而产生的相互作用，防止InGaAsSb的特性的劣化。因此，在作为钝化层具有绝缘性的无机质层(保护层)的磁传感器中，理想的是按照顺序具有InGaAsSb薄膜、能带间隙大且电子迁移率比InGaAsSb的动作层小的半导体中间层和作为钝化层的绝缘性的无机质层(保护层)。在低温下形成的绝缘性或高电阻的GsAs层，作为中间层是常常被使用的理想的是例子。
本发明的磁传感器，是把InGaAsSb薄膜用做磁敏部分的高灵敏度磁传感器，具体地说，是把霍尔器件、磁电阻器件进而把霍尔效应与磁电阻效应组合起来的器件或借助于这些效应进行磁检测的薄膜磁传感器。
另外，把放大磁传感器输出的电路和至少具有用来驱动磁传感器的电源电路的控制电路一起封装起来的磁传感器，也是本发明的磁传感器。
以下，用图2A～图7C进一步详细地说明本发明。但是，只要没有特别说明，规定为在各个图中同一标号具有同一功能。此外，在本发明中示出的电路是等效电路。
图2A示出了本身就是作为动作层具有本发明的InxGa1-xAsySb1-y薄膜(0＜x≤1,0≤y≤1)的磁传感器的一个形态的霍尔器件的平面图，图2B示出了沿图2A中的ⅡB-ⅡB’线剖断时的剖面图。在图2A和图2B中，InGaAsSb薄膜2在绝缘性的衬底1上边形成。这样的薄膜2的电子浓度为2.1×1016/cm3以上，磁传感器在-50℃的电阻值，是在150℃的输入电阻值的15倍以内。在图中，3是在除去了外部连接用电极5之外的整个面上形成的无机质的保护层，4是由金属薄膜构成的布线部分，连接用来与外部进行连接的电极5和用中央的十字图形表示的磁敏部分6的动作层。磁敏部分6作为磁传感器检测磁场。
在本发明中，向InGaAsSb薄膜2内掺进了Si、Te、Sn、S、Se、Ge等的杂质(施主原子)。
图3示出了本发明的霍尔器件20被树脂封装起来的状态的磁传感器。在图中，7是连接霍尔器件的电极5(51、53、53)和引线8的键合金属丝，9是封装的树脂。
图4示出了具有3个外部连接用电极的本发明的3端磁电阻器件的平面图。在衬底1上边形成InGaAsSb薄膜2、和用来进行外部连接的电极5。6是用来作为磁传感器检测磁场的磁敏部分。10是为了增大InGaAsSb薄膜的磁电阻效应，欧姆接触到磁敏部分的InGaAsSb上形成的高导电性的部分，是短路棒(short bar)电极。
当给电极5(51、53、53)加上恒定电压，加上磁场时，电极5(51、53、53)的输出端子的电位相应于磁场的大小进行变动，因而可以检测磁场。
图5A和图5B，示出了本发明的磁传感器的另外的形态的磁电阻器件。图5A是磁电阻器件的平面图，图5B是沿图5A的VB-VB’线切断时的剖面图。本形态的磁电阻器件在一个平面上边配置成桥状地把4个磁电阻器件部分连接起来。在图5A、图5B中，在衬底1上边形成了InGaAsSb薄膜2，在该薄膜2上边形成金属的短路棒电极10。用来与外部进行连接的电极5和磁电阻器件部分，用布线部分4进行连接，作为钝化层根据需要常常形成的无机质薄膜，是保护磁电阻器件的保护膜3。本身为磁敏部分6的4个磁电阻器件部分61、62、63、64，如图5A和图5B所示，由于被配置为桥状，故处于隔边的位置的2个磁电阻器件部分(61和63,62和64)变成为可以同时在垂直方向上接受同一强度的磁场。另外，在本发明中，所谓‘桥状地进行连接’不仅是把磁电阻器件部分连接成桥状，还包括在衬底外边进行连接，结果变成为磁电阻器件部分在电路方面被配置成桥状的情况。磁电阻效应器件部分21和短路棒电极10构成磁电阻器件部分6(61、62、63、64)。磁电阻效应依赖于短路棒电极间的磁电阻器件部分6(61、62、63、64)的形状，该磁电阻器件部分的电流行进方向的纵(L)横(W)的长度比(L/W)越小电阻变化率就越大。
连接磁电阻器件部分6的布线部分4虽然也可以不进行交叉地仅仅由单层构成，但是，为了根据电极5(51、52、53、54)的配置位置缩短布线部分的长度，也可以作成为至少在一个地方使布线部分进行交叉的立体的多层构造。
此外，从相邻的磁电阻器件部分到外部连接电极的布线部分的电阻值，分别形成为相等，这在减少偏移电压方面是理想的。另外，布线部分的电阻值，与磁电阻器件部分在室温下的电阻值比较，理想的是在1％以下，更为理想的是在0.5％以下。
磁电阻器件部分的InGaAsSb薄膜，膜厚越薄越理想。这是因为膜厚越薄，就越可以加大器件电阻，此外，即便是相同的器件电阻也于可以把芯片尺寸作成得小，此外，由于还可以缩短制作时间，在价格方面就越有利的缘故。膜厚理想的是在7微米以下，更为理想的是在2微米以下，进一步理想的是在3微米以下，再进一步理想的是在2微米以下，此外，在1微米以下，可以得到最高的面电阻，芯片尺寸也可以形成得最小，是最为理想的。
再有，磁电阻器件部分的InSb薄膜，面电阻的波动按标准偏差来说理想的是作成为在5％以内。
在本发明中，理想的是在InGaAsSb薄膜与衬底之间形成与衬底的晶格常数近似的半导体绝缘层(或高电阻层)AlxGayInzAssSbtBiu(x+y+z=1,s+t+u=1,0≤x,y,z,s,t,u≤1)。半导体绝缘层的晶格常数与InGaAsSb的晶格常数之差理想的是在7％以内。该层的能带间隙必须取得比动作层的晶格常数大。借助于作成为这样的构造就可以容易地得到薄而电阻大的InSb或InGaAsSb的薄膜，可以得到功耗小的磁传感器，在实用上是有用的。此外，在器件制作工序中的InGaAsSb的特性降低也少。
半导体绝缘层也可以良好地在InGaAsSb薄膜的上下边形成。特别是在InGaAsSb薄膜的厚度在1微米以下的情况下，常常要在上下边形成半导体绝缘层。作为这样的半导体绝缘层的例子，由AlxGa1-xAsySb1-y(0≤x≤1,0≤y≤1，但是，x,y不会同时变成为0)构成的3元或4元的化合物半导体绝缘层，是特别理想的例子。
图6A示出了在绝缘性衬底1的上边直接形成了本身就是本发明的磁传感器的动作层的半导体绝缘膜2的状态的剖面构造图。图6B示出了在绝缘性衬底1与半导体薄膜2之间形成了减少晶格常数之差的半导体绝缘层11的状态的剖面。图6C是在半导体薄膜2的表面上形成了减少晶格常数之差的半导体绝缘层11的情况下的剖面图，是形成了在进行Si3N4等的钝化时也具有减少薄膜绝缘层的特性降低的效果的半导体绝缘层的状态。图7A示出了在半导体薄膜2的上边形成了中间层13的状态的剖面构造图，图7B示出了在半导体薄膜2与中间层13之间形成了半导体绝缘层11的状态的剖面构造。
为了向InGaAsSb薄膜内供给电子，有时候也向半导体绝缘层11或中间层13内掺进Si等的施主原子12。但是，掺杂也可以在半导体绝缘层(或中间层)的一部分内进行，在这种情况下，至少一部分的施主原子的电子被供给能带间隙低的InGaAsSb层。然后，使半导体绝缘层(或中间层)的施主原子阳离子化。图7C示出了半导体绝缘层象这样地部分地进行掺杂的情况。在图7C中，施主原子12已被掺进半导体绝缘层之内与薄膜2接连的区域内。
对于这样的半导体绝缘层的厚度来说，虽然没有特别限制，但是通常在2微米以下，理想的是在1微米以下，更为理想的是在0.5微米以下。在在表面上形成半导体绝缘层的情况下，必须在InSb表面上形成欧姆电极，该层的厚度，理想的是在0.5微米以下，更为理想的是在0.2微米以下，特别理想的是在0.1微米以下。
作为在本发明的磁传感器的磁敏部分中使用的例子示出了上述构造的半导体薄膜。例如，在图6A的构造的情况下，在绝缘性衬底上边直接形成半导体薄膜2，在磁传感器为磁电阻器件的情况下，在该半导体薄膜2的上边直接形成金属的短路棒电极。在图6B的构造的情况下，在绝缘性衬底与半导体薄膜之间形成半导体绝缘层，在该半导体表面的上边形成电路棒。在图6C的构造的情况下，在表面上形成半导体绝缘层，部分地除去该层后形成短路棒电极。另外，在本发明中，也可以对半导体薄膜的一部分进行掺杂使得具有高电导率，并形成为使得产生短路棒效果。
图8示出了把本发明的磁电阻器件18与具备模拟放大部分15、施密特触发器16和(用输出晶体管表示的)输出部分17的硅集成电路芯片的控制电路部分14一起封装起来的状态。这也包括在本发明的磁传感器内。在这里，所谓控制电路部分14，意味着至少具有差分放大的电路和用来驱动磁传感器的电源电路的控制电路，理想的是小型的控制电路，特别理想的是可以作为硅集成电路进行制作的控制电路。也常常与本发明的磁电阻器件18一起进行封装，这也是本发明的磁传感器。
(实施例1)如下所述地制作霍尔器件。
在本实施例中，为了制作化合物半导体薄膜，使用特制的薄膜制作装置。该装置的基本构成，在超高真空室内，具备放置衬底的保持器和可以把该衬底加热到一定的温度的加热控制装置，此外，还使用具备多个可以个别地控制In、Sb、As等的材料的蒸汽压的相应的材料的蒸发源(Knudsen cell，努森池)的薄膜制作装置。在该装置中，根据上述各个材料的蒸汽压的时间系列的蒸发控制，和用衬底加热装置执行的衬底的加热程序，就可以在衬底上边均一地进行所希望的单晶生长。此外，还可以使用这样的薄膜制作装置除去上述的功能之外，还具备根据需要时间系列地进行蒸汽压控制，且仅仅对正在进行生长的薄膜的所希望的部分，以规定的浓度而且在晶体生长中可以掺杂Si或Sn等的施主杂质的掺杂装置(以下，在本发明中，简称做可以进行在磁传感器中使用的材料的单晶薄膜或混晶薄膜的晶体生长的分子束外延装置，也常常仅简称做MBE装置)。
使用上述的装置，在以下的条件下制作构成本发明的磁传感器的磁敏部分的化合物半导体的薄膜。
把表面平滑的半绝缘性的GaAs衬底放置到上述装置的衬底保持器中，运送至固定到规定的晶体生长室内。其次，在超高真空中(2×10-8mbar)使晶体生长室排气之后，采用使InSb和掺杂剂的Sn从已放置到晶体生长室内的努森池蒸发，在衬底加热器的指示温度550℃(衬底温度420℃)下生长60分钟的办法形成厚度0.1微米的掺Sn的InSb薄膜。这时，作为得到高的电子迁移率的最佳条件，还要把In的蒸汽束强度设定为1.2×10-7mbar、把Sb的蒸汽束强度设定为1.8×10-6mbar、把掺杂剂的Sn的努森池温度，设定为对衬底加热的影响小的700℃的温度。此外，还要使生长中的衬底温度恒定的420℃。特别是，1000℃以下的Sn的努森池温度，作为可以得到高的电子迁移率的条件是合适的。所形成的InSb薄膜的电子迁移率为44000cm2/Vsec，电子浓度为7×1016/cm3。
此外，从掺杂剂的激活率的测定已经判明，所掺进的Sn的50％已产生出电子，且已作为阳离子存在。该高的激活率表明可以得到高的电子迁移率，可以制作高灵敏度的霍尔器件。
接着，制作图2A和图2B所示的霍尔器件。为了使InSb薄膜2形成所希望的图形，用光刻工序形成光刻胶膜，在进行了用离子铣削实施的干法刻蚀之后，用含有氯化铁的溶液刻蚀InSb薄膜。借助于光刻工序形成用来在其上边形成外部连接用键合电极的光刻胶图形。然后，向衬底的整个面上蒸镀Cu和Ni形成金属层。借助于剥离工序除去光刻胶图形和在蒸镀在其上边的金属层，形成多个用来进行外部连接的电极部分5。用等离子体CVD法在衬底整个面上形成氮化硅的保护层3，用反应性离子刻蚀仅仅除去键合电极部分上边的氮化硅进行窗口开孔。用光刻工序形成光刻胶使得键合电极部分变成为已经开过窗口的状态，并在整个面上都蒸镀上纯金之后，借助于剥离工序仅仅在键合电极部分处形成金层，在一块衬底上边制造多个图2A和图2B所示的那样的本发明的霍尔器件。
对所得到的霍尔器件的特性进行测定，得知在室温下的器件电阻值为110欧姆。在给输入电极加上1V的电压时的输出一侧的偏移电压的值为0.1±2.2mV，可知极其之小。在这里，所谓偏移电压，意味着在不加磁场的情况下，在输入端子间加上1V时的输出端子间的电压。器件的电阻的温度依赖性在-0.5％/℃以下。-50℃与+150℃的输入电阻的比也在？倍以内。此外，在1V的输入电压下，在0.1特斯拉的磁通密度的磁场下得到的霍尔电压为210mV。
本发明的薄膜磁传感器，可以容易地用使用上述那样的光刻技术的晶片工艺制作，具有量产性、成品率也高。此外，由于薄膜的磁敏部分的膜厚小，故电阻值在室温下在100欧姆以上，能耗也小。此外，由温度引起的器件电阻值的变动也小，补偿(电压)的温度变化也小。
再有，与外部引线之间的连接，用具有量产性的标准的金丝进行的金丝键合是可能的，所得到的霍尔器件，可以很好地把键合后的封装埋入到树脂铸模或细的金属管等内加工成传感器。此外，也可以与对本器件的输出信号进行数字放大的控制电路一起进行封装。这时，理想的是用Si的IC制作控制电路。由于器件电阻值的温度变化小，故小型的Si的衬底电路芯片的放大也可以在数字放大中使用。
(实施例2)如下述那样地制造半导体薄膜层用Si掺杂的霍尔器件。
就是说，在本实施例中，为了制造化合物半导体薄膜，使用特制的薄膜制作装置。该装置的基本构成，在超高真空室内，具备放置衬底的保持器和可以把该衬底加热到一定的温度的加热控制装置，此外，还使用具备多个可以个别地控制In、Sb、As等的材料的蒸汽压的相应的材料的蒸发源(Knudsen cell，努森池)的薄膜制作装置。在该装置中，根据上述各个材料的蒸汽压的时间系列的蒸发控制，和用衬底加热装置执行的衬底的加热程序，就可以在衬底上边均一地进行所希望的单晶生长。此外，还可以使用这样的薄膜制作装置除去上述的功能之外，还具备根据需要时间系列地进行蒸汽压控制，且仅仅对正在进行生长的薄膜的所希望的部分，以规定的浓度而且在晶体生长中可以掺杂Si或Sn等的施主杂质的掺杂装置(以下，在本发明中，简称做可以进行在磁传感器中使用的材料的单晶薄膜或混晶薄膜的晶体生长的分子束外延装置，也常常仅简称做MBE装置)。
用上述的装置，以上述实施例1的操作为准，在表面平滑的半绝缘性的GaAs衬底上边，用MBE法，在超高真空中(2×10-8mbar)，在衬底加热器的指示温度550℃(衬底温度420℃)下生长60分钟的办法形成厚度0.1微米的InSb薄膜。但是，在用MBE进行的晶体生长的同时掺进Si形成薄膜层。这时，把Si的努森池的温度规定为1080℃。In和Sb与实施例1是相同的。所形成的InSb薄膜的电子迁移率为35000cm2/Vsec，电子浓度为7×1016/cm3。为了把InSb薄膜形成所希望的图形，用光刻技术形成光刻胶膜，并进行刻蚀。其次以实施例1为准，在InSb薄膜上形成多个由金属薄膜构成的布线部分和键合电极。其次，与实施例1同样，仅仅在键合电极的表面上形成金层，在一块衬底上边制造多个半导体薄膜用Si进行了掺杂的本发明的霍尔器件。
对所得到的霍尔器件的特性进行测定，得知在室温下的器件电阻值平均为40欧姆。在给输入电极(例如，图2A的电极51、53)加上1V的电压时的在输出一侧的电极(图2A的52、54)上作为电位差出现的偏移电压的值为0.1±1.2mV，可知极其之小。此外，由于半导体薄膜的电子迁移率高，故在磁场中的灵敏度也大，在1V的输入电压下，在0.1特斯拉的磁通密度的磁场下得到的霍尔电压为128mV。
输入电阻的温度变化在-0.4％/℃以下。-50℃与+150℃的输入电阻的比在5倍以内。与在本发明的范围外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较可以大幅度地降低温度依赖性。
再有，还把该霍尔器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁传感器，在从-50℃到+150℃的温度范围内作为高灵敏度磁传感器稳定地进行驱动。
(实施例3)如下述那样地制造桥状的磁电阻器件。
与实施例2同样，在表面平滑的半绝缘性的GaAs衬底上边形成与实施例1同样的掺Si的InSb薄膜和中间层。所形成的厚度1.0微米的InSb薄膜的电子迁移率为35000cm2/Vsec，电子浓度为7×1016/cm3。接着，为了把中间层和InSb薄膜整形为所希望的图5所示的那种图形，与实施例2同样地形成光刻胶膜并进行刻蚀，用光刻技术除去中间层的一部分，在InSb薄膜上形成多个由金属薄膜构成的短路棒电极、布线部分和键合电极。
其次，与实施例2同样，仅仅在键合电极的表面上形成金层。这样一来，4个产生磁电阻效应的器件就如图5A和图5B所示被连接成桥状，在一块衬底上边制造多个把彼此处于隔边位置关系的2个电阻器件(互不相邻的2个电阻器件)在在平面上边被配置为同时垂直地接受同一强度的磁场的状态的构造的本发明的桥状的磁电阻器件。该磁电阻器件的L/W为0.25。
对所得到的霍尔器件的特性进行测定，得知在室温下的器件电阻值为350欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.2mV，可知极其之小。此外，由于使用单晶薄膜，电子迁移率高，故表现出磁场的电阻变化率大，齿轮的齿的检测能大。此外，器件的电阻的温度变化率为-0.4％/℃,-50℃的输入电阻在+150℃的输入电阻的5倍以内。与在本发明的范围外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地降低温度依赖性。
再有，把该器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器，得知可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例4)如下述那样地制造3端磁电阻器件。
在表面平滑的半绝缘性的GaAs衬底上边，在超高真空(2×10-8mbar)中，用实施例1所述的装置，用MBE法，形成厚度为0.3微米的Ga0.8Al0.2As0.2Sb0.8的半导体绝缘层。在其上边，在超高真空(2×10-8mbar)中，用MBE法，形成厚度为0.3微米的InSb薄膜。
但是，在用MBE进行的晶体生长的同时掺进Si形成薄膜层。所形成的InSb薄膜的电子迁移率为33000cm2/Vsec，电子浓度为7×1016/cm3。接着，作为中间层形成厚度为0.15微米的Al0.5In0.5Sb层。为了把中间层和InSb薄膜形成为所希望的图形，与实施例3同样地形成光刻胶膜并进行刻蚀，用光刻技术除去中间层的一部分，在InSb薄膜上形成多个由金属薄膜构成的短路棒电极、布线部分。接着，与实施例3同样，在一块衬底上边制造多个图4所示的那种3端磁电阻器件。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为100欧姆。在给输入电极(例如，图4的电极51、53)加上1V的电压时的在输出一侧的电极(图4的电极52)上作为电位差出现的偏移电压的值为0.1±1.2mV，可知极其之小。为了研究在磁场下的灵敏度，研究了磁电阻效应。在0.1特斯拉的磁通密度的磁场下的电阻变化为9％。
在本实施例的情况下由于磁敏部分薄膜可以形成得薄，故与实施例3的情况比较起来，磁电阻器件的输入电阻高，能耗也少。
再有，把该器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁传感器，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例5)如下述那样地制造3端磁电阻器件。
与实施例4同样，在表面平滑的半绝缘性的GaAs衬底上边，形成厚度为0.3微米的Ga0.7Al0.3As0.1Sb0.9的半导体绝缘层。接着，作为减少与InSb之间的晶格常数之差的层，形成厚度为0.10微米的Al0.3In0.7Sb层。在其上边，与实施例4同样地形成厚度0.2微米的掺Si的InSb薄膜。所形成的InSb薄膜的电子迁移率为41000cm2/Vsec，电子浓度为9×1016/cm3。接着，作为中间层形成厚度为0.15微米的Al0.5In0.5Sb层。其次，与实施例4同样，在一块衬底上边制造多个3端磁电阻器件。另外，所得到的磁电阻器件的电子迁移率比实施例4的值大。这被认为是在实施例5中得到的磁电阻器件设置有减少晶格常数之差的层的缘故。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为250欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.4mV，可知极其之小。为了研究在磁场下的灵敏度，研究了磁电阻效应。在0.1特斯拉的磁通密度的磁场下的电阻变化为11％。此外，输入电阻的温度变化率为-0.5％/℃,-50℃的输入电阻是+150℃的输入电阻的8倍以内。与在本发明的范围外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地降低温度依赖性。此外，在这种情况下，磁敏部分薄膜形成得薄，磁电阻器件的输入电阻高，能耗少。
该磁电阻器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁传感器，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例6)如下述那样地制造霍尔器件。
与实施例5同样地，在表面平滑的半绝缘性的GaAs衬底上边，形成厚度为0.3微米的Ga0.7Al0.3As0.1Sb0.9的半导体绝缘层，和作为减少与InSb之间的晶格常数之差的层，形成厚度为0.05微米的Al0.4In0.6Sb层。在其上边，与实施例5同样地形成厚度0.1微米的InSb薄膜，和作为中间层形成厚度为0.15微米的Al0.4In0.6Sb层。但是，出于增加InSb薄膜中的电子浓度的目的，向中间层的特定的部分，就是说向与InSb薄膜接连的部分处距边界面的深度为0.003微米之前的部分内，在进行晶体生长的同时掺进Si，来取代向InSb薄膜内掺杂。所形成的InSb薄膜的电子迁移率为42000cm2/Vsec，电子浓度为9×1016/cm3。其次，作为中间层形成厚度为0.15微米的Al0.5In0.5Sb层。其次，为了把中间层和InSb薄膜形成所希望的图2A和图2B所示的那种图形，与实施例5同样，形成光刻胶膜并进行刻蚀，在具有中间层的InSb薄膜上形成多个由薄的金属薄膜构成的布线部分和键合电极。其次，与实施例5同样地在一块衬底上边制造多个图2A和图2B所示的那种霍尔器件。
对所得到的霍尔器件的特性进行测定，得知在室温下的器件电阻值与实施例5同样平均为250欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.4mV，可知极其之小。此外，在输入电压为1V，在0.1特斯拉的磁通密度的磁场下的霍尔电压为185mV。霍尔器件的输入电阻的温度变化率为-0.5％/℃,-50℃的输入电阻是+150℃的输入电阻的5倍以内。与在本发明的范围外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地降低温度依赖性。此外，在这种情况下，磁敏部分薄膜形成得薄，霍尔器件的输入电阻高，能耗少。
该霍尔器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的霍尔器件，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例7)除去在实施例4中把施主原子从Si变更为S之外，与实施例4同样，制造薄膜用S掺杂的3端磁电阻器件。
这时所得到的薄膜的特性与实施例4大体上是一样的。此外，与实施例4同样地对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为110欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±0.9mV，可知极其之小。为了研究在磁场下的灵敏度，研究了磁电阻效应。此外，在0.1特斯拉的磁通密度的磁场下的电阻变化为9％。磁电阻器件的输入电阻的温度变化率为-0.4％/℃,-50℃的输入电阻是+150℃的输入电阻的5倍以内。
该磁电阻器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁电阻器件，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例8)除去在实施例4中把施主原子从Si变更为Sn之外，与实施例4同样，制造薄膜用S掺杂的3端磁电阻器件。
这时所得到的薄膜的特性，可以得到与实施例4同等的值。此外，与实施例4同样地对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为100欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±0.8mV，可知极其之小。
为了研究在磁场下的灵敏度，研究了磁电阻效应。在0.1特斯拉的磁通密度的磁场下的电阻变化为9.0％。磁电阻器件的输入电阻的温度变化率为-0.4％/℃,-50℃的输入电阻是+150℃的输入电阻的5倍以内。与在本发明的范围外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地降低温度依赖性。
该磁电阻器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁电阻器件，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例9)如下述那样地制造磁电阻器件。
在表面平滑的单晶铁氧体衬底上边，用溅射法，形成0.2微米的氧化铝薄膜，把单晶铁氧体衬底表面作成为绝缘性的表面。在该单晶铁氧体衬底的绝缘性表面上边，用MBE法，在超高真空中(2×10-8mbar)，形成厚度为0.3微米的Ga0.8Al0.2As0.2Sb0.8的半导体绝缘层。其次，在超高真空中，用MBE法，形成厚度为0.3微米的InSb薄膜。但是，在用MBE法进行的晶体生长的同时掺进Si形成薄膜层。所形成的InSb薄膜的电子迁移率为33000cm2/Vsec，电子浓度为7×1016/cm3。接着，与实施例4同样地，作为中间层，形成Al0.9In0.1Sb层，与实施领4同样，在一块衬底上边制造多个3端磁电阻器件。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为100欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.2mV，可知极其之小。为了研究在磁场下的灵敏度，研究了磁电阻效应。在0.1特斯拉的磁通密度的磁场下的电阻变化为9.0％。
输入电阻的温度变化率为-0.4％/℃,-50℃的输入电阻是+150℃的输入电阻的5倍以内。与在本发明的范围外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地降低温度依赖性。此外，在这种情况下，磁敏部分薄膜形成得薄，磁电阻器件的输入电阻高，能耗少。
该磁电阻器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁电阻器件，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例10)在本实施例中，制造图9A和图9B所示的那种霍尔器件。在该图中，为简化说明起见，对于与上述图2A和图2B或其它的图同一功能赋予同一标号。
图9A示出了本实施例的霍尔器件的平面图，图9B示出了沿图9A的ⅨB-ⅨB’线切断时的剖面图。在图9A和图9B中，InGaAsSb薄膜在绝缘性的衬底1上边形成。这样的薄膜2的电子浓度在2.1×1016/cm3以上，磁传感器的-50℃的电阻值与150℃的电阻值之比在15倍以内。在图中，4是布线部分，连接用来与外部进行连接的电极5和磁敏部分6的动作层。磁敏部分6作为磁传感器检测磁场。
半导体薄膜层已用Si进行了掺杂的上述构成的霍尔器件如下述那样地制造。
在表面平滑的半绝缘性的GaAs衬底上边，用MBE法，在超高真空中(2×10-8mbar)，用实施例1所述的装置，形成厚度0.1微米的InSb薄膜。但是，在用MBE进行的晶体生长的同时掺进Si形成薄膜层。所形成的InSb薄膜的电子迁移率为35000cm2/Vsec，电子浓度为7×1016/cm3。接着，作为中间层，形成厚度为0.15微米的Ga0.9In0.1Sb层。为了把中间层和InSb薄膜形成所希望的图形，用光刻技术形成光刻胶膜并进行刻蚀，在具有中间层的InSb薄膜上形成多个由金属薄膜构成的布线部分和用来与外部进行连接的键合电极。
其次，仅仅在键合电极的表面上形成金层，在一块衬底上边制造多个具有中间层，且半导体薄膜已用Si掺杂的本发明的霍尔器件。
对所得到的霍尔器件的特性进行测定，得知在室温下的器件电阻值平均为40欧姆。在给输入电极(例如，图9的电极51、53)加上1V的电压时的在输出一侧(例如，图9的电极52、54)作为电位差出现的偏移电压的值为0.1±1.2mV，可知极其之小。此外，由于半导体薄膜的电子迁移率高，故在磁场中的灵敏度也大，在输入电压为1V，在0.1特斯拉的磁通密度的磁场下得到的霍尔电压为130mV。输入电阻的温度变化率为-0.4％/℃。与使用不掺杂的实施例10的InSb薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地降低温度依赖性。
(实施例11)如下述那样地制造桥状的磁电阻器件。
与实施例10同样地，在表面平滑的半绝缘性的GaAs衬底上边，形成与实施例10同一的掺Si的InSb薄膜和中间层。所形成的厚度1.0微米的InSb薄膜的电子迁移率为35000cm2/Vsec，电子浓度为7×1016/cm3。接着，为了把中间层和InSb薄膜形成为所希望的图5所示的那种图形，与实施例10同样，形成光刻胶膜并进行刻蚀，在具有中间层的InSb薄膜上形成多个由金属薄膜，就是说，由Cu/Ni这么2层构成的短路棒电极、布线部分和由Cu/Ni/Au这么3层构成的键合电极。
其次，与实施例10同样，仅仅在键合电极的表面是形成金层。如上所述，4个产生磁电阻效应的器件，就如图5A和图5B所示的那样被连接成桥状，在一块衬底上边制造多个在在平面上边把互相处于隔边关系的2个电阻器件(彼此不相邻的2个电阻器件)配置为同时垂直地接受同一强度的磁场的状态的构造的本发明的差分式磁电阻器件。但是，要制造为使得这样的磁电阻器件的短路棒电极间的长度与宽度之比L/W为0.25。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值为350欧姆。在0.1特斯拉的磁通密度的磁场下电阻变化率为9％，得知在磁场中的电阻变化率大且灵敏度是良好的。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.2mV，可知极其之小。此外，由于使用单晶薄膜，电子迁移率高，故磁场的电阻变化率也大，表明齿轮的齿的检测能大。此外，器件的电阻的温度变化率为-0.4％/℃。与不掺杂的InSb薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地减少温度依赖性。得知把Si的IC的差分数字放大器连接到本器件上，形成一个封装的数字输出的磁传感器，其齿轮的齿的检测能非常优良。
(实施例12)如下述那样地制造3端磁电阻器件。
与实施例10同样地，在表面平滑的半绝缘性的GaAs衬底上边，形成已掺进了微量的Sn的电子迁移率为50000cm2/Vsec，电子浓度为4×1016/cm3，厚度为1.0微米的InSb薄膜和厚度为0.2微米的Al0.2In0.8Sb的中间层。接着，为了把中间层和InSb薄膜形成为所希望的图形，借助于光刻工序形成光刻胶膜并与实施例10同样地进行刻蚀。借助于光刻工序，在其上边形成用来形成多个由薄的金属薄膜构成的短路棒电极、布线部分和键合电极的光刻胶图形。然后，与实施例10同样，形成短路棒电极、多个用来与外部进行连接的电极和布线部分。其次，与实施例10同样，仅仅在键合电极的表面上形成金层。如上所述，在一块衬底上边制造多个具有3个键合电极的图4所示的那种3端磁电阻器件。但是，要制造为使得这样的磁电阻器件的短路棒电极间的长度与宽度之比L/W为0.25。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值为810欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±2.1mV，可知极其之小。此外，由于使用单晶薄膜，电子迁移率高，故磁场的电阻变化率也大，在0.1特斯拉的磁通密度的磁场中，可以得到14％的电阻变化率，是高电阻，表明齿轮的齿的检测能极大。
此外还得知，本器件可以容易地用使用光刻技术的晶片工艺制作，具有量产性，成品率也高。此外，由于薄膜的磁敏部分即磁电阻器件部分的膜厚小，故电阻值在室温下为300欧姆以上，功耗也小。
再有，与外部引线之间的连接，用具有量产性的标准的金丝进行的金丝键合的可能的，所得到的磁电阻器件，可以很好地把键合后的封装埋入到树脂铸模或细的金属管等内加工成传感器。此外，也可以与对本器件的输出信号进行放大的数字放大控制电路一起进行封装。这时，理想的是用Si的IC制作控制电路。封装后的器件，将成为进行旋转的齿轮的齿的检测能高，检测旋转速度的磁传感器。
(实施例13)如下述那样地制造3端磁电阻器件。
在表面平滑的半绝缘性的GaAs衬底上边，用MBE法，在超高真空中(2×10-8mbar)，形成厚度0.3微米的Ga0.7Al0.3As0.1Sb0.9的半导体绝缘层。在其上边，用MBE法，形成厚度为0.3微米的InSb薄膜。但是，在用MBE进行的晶体生长的同时掺进Si形成薄膜层。所形成的InSb薄膜的电子迁移率为33000cm2/Vsec，电子浓度为7×1016/cm3。接着，作为中间层，形成厚度为0.15微米的Al0.9In0.1Sb层。为了把中间层和InSb薄膜形成所希望的图形，用光刻技术形成光刻胶膜并进行刻蚀。在其上边形成多个由薄的金属薄膜构成的短路棒电极、布线部分和用来与外部进行连接的键合电极。接着，与实施例11同样，仅仅在键合电极的表面上形成金层，在一块衬底上边制造多个3端磁电阻器件。但是，要制造为使得这样的磁电阻器件的短路棒电极间的长度L与宽度W之比L/W为0.20。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为320欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.2mV，可知极其之小。此外，在输入电压为1V，在0.1特斯拉的磁通密度的磁场中的电阻变化率为10％。此外，输入电阻的温度变化率为-0.4％/℃。与不掺杂的InSb薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地减少温度依赖性。此外，在这种情况下，磁敏部分薄膜形成得薄，磁电阻器件的输入电阻高，功耗也小。
(实施例14)如下述那样地制造3端磁电阻器件。
与实施例13同样，在GaAs衬底上边，形成厚度0.3微米的Ga0.7Al0.3As0.1Sb0.9的半导体绝缘层。接着，作为减少与InSb之间的晶格常数之差的缓冲层，形成厚度0.10微米的Al0.9In0.1Sb。在其上边，作为厚度0.1微米的掺Si的InSb薄膜和中间层，与实施例13同样地形成0.15微米的Al0.9In0.1Sb薄膜。所形成的InSb薄膜的电子迁移率为41000cm2/Vsec，电子浓度为9×1016/cm3。接着，为了把InSb薄膜等形成所希望的图形，用光刻技术形成光刻胶膜并进行刻蚀。在其上边形成多个由薄的金属薄膜构成的短路棒电极、布线部分和用来与外部进行连接的键合电极。然后，与实施例13同样，在其上边形成多个由金属薄膜构成的短路棒电极、布线部分和用来与外部进行连接的键合电极。接着，与实施例13同样，仅仅在键合电极的表面上形成金层，在一块衬底上边制造多个3端磁电阻器件。
对所得到的磁电阻器件的特性进行测定，在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.4mV，可知极其之小。在输入电压为1V，在0.1特斯拉的磁通密度的磁场中的电阻变化率为14％。此外，输入电阻的温度变化率为-0.5％/℃。与本发明外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地减少温度依赖性。此外，在这种情况下，磁敏部分薄膜形成得薄，磁电阻器件的输入电阻高，功耗也小。
(比较例1)除在实施例14中不形成中间层以外，与实施例14同样地制造不具有中间层的比较用的3端磁电阻器件。对所得到的磁电阻器件与实施例14同样地进行了特性的测定，得知伴随着电子迁移率的降低的灵敏度降低约为35％，在0.1特斯拉的磁通密度的磁场中的电阻变化在9％以下。
(实施例15)如下述那样地制造3端磁电阻器件。
与实施例14同样，在GaAs衬底上边，形成厚度0.3微米的Ga0.7Al0.3As0.1Sb0.9的半导体绝缘层、作为减少与InSb之间的晶格常数之差的层，厚度0.10微米的Al0.9In0.1Sb的缓冲层。但是，在中间层的特定部分，就是说，在与InSb薄膜接连的部分处距边界面的深度为0.003微米以前的部分上进行晶体生长的同时进行掺Si。所形成的薄膜的电子迁移率为38000cm2/Vsec，电子浓度为9×1016/cm3。其次，为了把中间层和InSb薄膜等形成所希望的图形，与实施例14同样，用光刻技术形成光刻胶膜并进行刻蚀，在InSb薄膜上边的中间层的上边形成多个由薄的金属薄膜构成的短路棒电极、布线部分和用来与外部进行连接的键合电极。接着，与实施例14同样，在形成了氮化硅的保护层，仅仅在键合电极部分开窗口之后，仅仅在键合电极部分上形成了金层。以此，在一块衬底上边制造多个3端磁电阻器件。
对所得到的磁电阻器件的特性进行测定，在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.4mV，可知极其之小。此外，在输入电压为1V，在0.1特斯拉的磁通密度的磁场中的电阻变化率为12％。磁电阻器件的输入电阻的温度变化率为-0.5％/℃。与不掺杂的InSb薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地减少温度依赖性。此外，在这种情况下，磁敏部分薄膜形成得薄，磁电阻器件的输入电阻高，功耗也小。
(实施例16)除去在实施例13中把施主原子从Si变更为S之外，与实施例13同样，制造薄膜用S掺杂的3端磁电阻器件。
这时所得到的薄膜的特性与实施13大体上是一样的。此外，与实施例13同样地对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为300欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±0.2mV，可知极其之小。在磁场中的电阻变化为9％。磁电阻器件的输入电阻的温度变化率为-0.4％/℃,-50℃的输入电阻是+150℃的输入电阻的5倍以内。与不掺杂的InSb薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以把电阻值的温度变化减少到1/5，可以大幅度地减少温度依赖性。
该磁电阻器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁电阻器件，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(实施例17)在本实施例中，制造图10A和图10B所示的那种2端磁电阻器件。在该图中，为简化说明起见，对于具有与上述各图所示的构造同一功能的部分赋予同一标号。
图10B示出了具有2个外部连接用电极的本实施例的2端磁电阻器件的平面图，图10A示出了沿图10B的ⅩA-ⅩB’线切断时的剖面图。在衬底1上边形成InAsGaSb薄膜2、磁电阻效应器件21和用来进行外部连接的电极5。6表示作为磁传感器检测磁场的磁敏部分。10是与磁敏部分的InGaAsSb进行欧姆接触地形成的高导电性部分，是短路棒电极，用来增大InGaAsSb薄膜的磁电阻效应。短路棒电极，通常有可以与动作层进行欧姆接触的金属薄膜制作，多层单层都可以。另外也可以向上述InGaAsSb薄膜2内掺杂Si等的施主原子12。此外，在动作层上边形成的电极和布线部分的最上面，也可以不是金。
这样的构成的磁电阻器件如下述那样地制造。
用与实施例10同样的方法，在GaAs衬底上边，掺进微量的Sn，形成电子迁移率为51000cm2/Vsec，电子浓度为4×1016/cm3，厚度为1.0微米的InSb薄膜和厚度0.2微米的Al0.2In0.8Sb的中间层。接着，为了把中间层和InSb薄膜形成所希望的图10A和图10B所示的那种图形，用光刻工序形成光刻胶膜并与图10同样地进行刻蚀。借助于光刻工序，在其上边形成用来形成多个由薄的金属薄膜构成的短路棒电极、布线部分和键合电极的光刻胶图形。然后，与实施例10同样，形成短路棒电极、多个用来与外部进行连接的电极和布线部分。其次，与实施例10同样，仅仅在键合电极的表面上形成金层。如上所述，在一块衬底上边制造多个图10A和图10B所示的那种2端磁电阻器件。但是，要制造为使得这样的磁电阻器件的短路棒电极间的长度与宽度之比L/W为0.20。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值为500欧姆。此外，由于使用单晶薄膜，电子迁移率高，故磁场的电阻变化率也大，在0.1特斯拉的磁通密度下，可以得到15％的电阻变化率。因此可知齿轮的齿的检测能大。
本器件，可以容易地用使用上述那样的光刻技术的晶片工艺制作，具有量产性、成品率也高。
再有，与外部引线之间的连接，用具有量产性的标准的金丝进行的金丝键合的可能的，所得到的磁电阻器件，可以很好地把键合后的封装埋入到树脂铸模或细的金属管等内加工成传感器。此外，也可以与用把本器件和在Si的IC上形成的固定电阻器件连接起来构成的电路得到的差分输出信号进行放大的控制电路一起进行封装。这时，理想的是控制电路在与固定电阻器件在Si的IC芯片上边制作。
(实施例18)如下述那样地制造3端磁电阻器件。
在表面平滑的Ni-Zn系单晶铁氧体衬底上边，用溅射法，形成0.25微米的氧化铝薄膜，把单晶铁氧体衬底表面作成为绝缘性的表面。在该单晶铁氧体衬底的绝缘性表面上边，用MBE法，在超高真空中(2×10-8mbar)，形成厚度为0.3微米的Ga0.8Al0.2As0.2Sb0.8的半导体绝缘层。其次，在其上边，在超高真空中，用MBE法，形成厚度为0.3微米的InSb薄膜。但是，在用MBE法进行的晶体生长的同时掺进Sn形成薄膜层。所形成的InSb薄膜的电子迁移率为33000cm2/Vsec，电子浓度为8×1016/cm3。接着，作为中间层，形成Al0.9In0.1Sb。然后，与实实施例14、5同样，在一块衬底上边制造多个作为保护膜具有氮化硅层的3端磁电阻器件。
对所得到的磁电阻器件的特性进行测定，得知在室温下的器件电阻值平均为320欧姆。在给输入电极加上1V的电压时的在输出一侧的偏移电压的值为0.1±1.2mV，可知极其之小。为了研究在磁场下的灵敏度，研究了磁电阻效应。在0.1特斯拉的磁通密度的磁场下的电阻变化为9.0％。此外，输入电阻的温度变化率为-0.4％/℃,-50℃的输入电阻是+150℃的输入电阻的5倍以内。与在本发明的范围外的薄膜的情况下的电阻的温度变化率-0.2％/℃比较，可以大幅度地降低温度依赖性。此外，在这种情况下，磁敏部分薄膜形成得薄，磁电阻器件的输入电阻高，能耗少。
该磁电阻器件与Si的IC的控制电路封装在一起制作了带放大电路的磁传感器，即数字输出的磁传感器。所得到的磁电阻器件，可以在从-50℃到+150℃之间作为高灵敏度磁传感器稳定地进行驱动。
(比较例2)除在实施例18中不形成中间层之外，与实施例18同样地制造不具有中间层的比较用3端磁电阻器件。对所得到的磁电阻器件与实施例18同样地进行了特性的测定，得知磁电阻器件伴随着电子迁移率的降低的灵敏度降低约为30％，由磁电阻效应产生的电阻变化为6％。
就象以上所说明的那样，在本发明中采用设置中间层的办法，可以使因保护膜的形成所产生的电子迁移率的降低变成为极其之小，可以制造高灵敏度的磁传感器。
工业上利用的可能性本发明的磁传感器，由温度引起的器件电阻值的变动或偏移电压漂移小且以高灵敏度进行微小磁场的测定，此外，器件固有的噪声小。结果是实现了在室温附近自不必说，在从低温到高温的宽阔的温度范围内可以用简单的驱动电路进行驱动的磁传感器。本发明的磁传感器可以以高灵敏度进行齿轮等的旋转检测。
此外，由于把薄膜用做磁敏部分，并利用光刻工序制作磁敏部分薄膜，故图形精度好，偏移电压也小。再有，借助于磁敏部分薄膜的组分设定或掺杂，可以减少磁传感器的输入电阻值的温度变化，放大磁传感器输出，此外还可以降低包括向磁传感器供给电力的放大控制在内的驱动电路的负荷电流，可以使驱动电路小型化。再有，由于放大控制电路可以小型化，故与磁传感器之间的一体化的封装是可能的，还可以作为可以得到小型且数字输出或线性输出的磁传感器(所谓的磁传感器IC)使用。
特别是，把Si的LSI的驱动放大电路器件与本发明的磁传感器一体化地封装起来的器件，是本发明的范围，可以制作进行磁检测后输出数字信号的小型磁传感器，通用性极其之高，作为小型的无接触传感器的用途很广。此外还是一种在高速的旋转检测中也可以使用的磁传感器。
权利要求
1．一种以在衬底上边形成的InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜层为磁敏部分的动作层的磁传感器，其特征是在上述薄膜层内含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子。
2．权利要求1所述的磁传感器，其特征是上述施主原子的至少一部分，已经阳离子化。
3．权利要求1或2所述的磁传感器，其特征是上述薄膜层具有2.1×1016/cm3以上的电子浓度，此外，该薄膜层的电子迁移率μ(cm2/V·s)与电子浓度n(l/cm-3)的关系，满足下式Log10(n)+4.5×10-5×μ≥17.3
4．权利要求3所述的磁传感器，其特征是上述薄膜层的电子迁移率在6000cm2/V·s以上。
5．权利要求1或2所述的磁传感器，其特征是上述薄膜层具有2.1×1016/cm3以上的电子浓度，此外，该薄膜层的电子迁移率μ(cm2/V·s)与电子浓度n(l/cm-3)的关系，满足下式Log10(n)+4.5×10-5×μ≥18.0
6．权利要求5所述的磁传感器，其特征是上述薄膜层的电子迁移率在10000cm2/V·s以上。
7．权利要求6所述的磁传感器，其特征是上述薄膜层是InAsySb1-y(0≤y≤1)薄膜层。
8．权利要求7所述的磁传感器，其特征是上述薄膜层是InSb薄膜
9．权利要求1到8中的任何一项权利要求所述的磁传感器，其特征是上述衬底的表面，由Ⅲ-Ⅴ族化合物半导体构成。
10．权利要求1到9中的任何一项权利要求所述的磁传感器，其特征是上述衬底由绝缘性的GaAs单晶构成。
11．权利要求1到10中的任何一项权利要求所述的磁传感器，其特征是上述动作层的厚度，在6微米以下。
12．权利要求1到10中的任何一项权利要求所述的磁传感器，其特征是上述动作层的厚度为0.7～1.2微米。
13．权利要求1到10中的任何一项权利要求所述的磁传感器，其特征是上述动作层的厚度在1.2微米以下。
14．权利要求1到13中的任何一项权利要求所述的磁传感器，其特征是该磁传感器是霍尔器件。
15．权利要求1到13中的任何一项权利要求所述的磁传感器，其特征是该磁传感器是磁电阻器件。
16．一种半导体磁电阻装置，该装置的特征是在平滑的衬底表面上边，具有由半导体薄膜构成的4个产生磁电阻效应的器件部分、布线部分和键合电极，4个产生磁电阻效应的器件部分用桥式构造进行连接，该4个器件部分之内，处于上述桥式构造的隔边的位置关系的2个器件部分被配置为同时垂直地接受同一强度的磁场的状态，上述器件部分与上述键合电极用上述布线部分进行连接。
17．权利要求16所述的半导体磁电阻装置，其特征是上述布线部分不进行交叉。
18．权利要求16或17所述的半导体磁电阻装置，其特征是从连接上述4个器件部分的连接点到上述键合电极的布线部分的电阻值，分别被形成为相等。
19．一种把磁传感器、用来放大该磁传感器的输出的放大电路、具有用来驱动上述磁传感器的电源电路的磁电路一起封装起来构成的磁传感器装置，其特征是上述磁传感器是权利要求1到18中的任何一项权利要求所述的磁传感器。
20．权利要求19所述的磁传感器装置，其特征是上述磁传感器的-50℃的输入电阻值被设定为150℃的输入电阻值的15倍以内。
21．权利要求19或20所述的磁传感器装置，其特征是被上述放大电路放大后的输出，与上述磁传感器的输出成正比。
22．权利要求19或20所述的磁传感器装置，其特征是被上述放大电路放大后的输出，是与由上述磁传感器进行的磁场的检测或非检测对应的数字信号输出。
23．一种磁传感器的制造方法，该制造方法的特征是具备在衬底上边形成电子浓度为2.1×1016/cm3以上的InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序；把上述薄膜形成为所希望的图形的工序；在该薄膜上边形成多个薄的金属膜的工序；把多个外部连接用电极连接到上述薄膜的端部上的工序。
24．权利要求23所述的磁传感器的制造方法，其特征是上述形成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序，还具备含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子的工序。
25．一种具备把放大磁传感器的磁场检测信号的电路、具有用来驱动上述磁传感器的电源电路的控制电路一起封装起来的工序的磁传感器装置的制造方法，其特征是上述磁传感器是权利要求1～18中的任何一项权利要求所述的磁传感器，该磁传感器用权利要求23或24所述的制造方法制造。
26．一种磁传感器，该磁传感器的特征是其构成为把衬底、在该衬底上边形成的含有InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜层的动作层、在该动作层上边形成的绝缘性或高电阻的半导体的中间层和绝缘性无机质层的保护层(就是说，钝化层)按照上述的顺序进行叠层起来。
27．权利要求26所述的磁传感器，其特征是上述中间层接连到上述动作层上边的同时具有与该动作层的晶格常数近似的晶格常数。
28．权利要求27所述的磁传感器，其特征是上述中间层的组分含有构成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的元素的至少一种以上的元素。
29．权利要求27所述的磁传感器，其特征是上述动作层在上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的上边具有势垒层。
30．权利要求29所述的磁传感器，其特征是上述中间层的组分是含有构成上述势垒层的元素的至少一种以上的元素。
31．权利要求27到30中的任何一项权利要求所述的磁传感器，其特征是上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜，含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子。
32．权利要求31所述的磁传感器，其特征是上述施主原子的至少一部分已经阳离子化。
33．权利要求27到31中的任何一项权利要求所述的磁传感器，其特征是上述中间层含有从由Si、Te、S、Sn、Ge和Se构成的群中选出来的至少一种施主原子。
34．权利要求27到33中的任何一项权利要求所述的磁传感器，其特征是上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜，在-50℃的输入电阻值在150℃的输入电阻值的15倍以内。
35．一种把磁传感器、用来放大该磁传感器的输出的放大电路、具有用来驱动上述磁传感器的电源电路的控制电路一起封装起来的磁传感器装置，其特征是上述磁传感器是权利要求27到34中的任何一项权利要求所述的磁传感器。
36．一种磁传感器的制造方法，该制造方法的特征是具备下述工序在表面平滑的衬底上边形成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序；在该薄膜上边形成物性值与该薄膜近似的化合物半导体的中间层的工序；使该薄膜和该中间层形成为所希望的图形的工序；在所形成的图形的上边形成所希望的形状的薄的金属薄膜的工序；在该图形和该金属薄膜的上边形成绝缘性无机质的保护层的工序；形成多个用来与外部进行连接的电极的工序；使该电极连接到上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜上的工序。
37．一种磁传感器的制造方法，该制造方法的特征是具备下述工序在表面平滑的衬底上边形成InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜的工序；在该薄膜上边形成势垒层的工序；在该势垒层上边形成物性值与该势垒层近似的化合物半导体的中间层的工序；使该薄膜、势垒层和该中间层形成为所希望的图形的工序；在所形成的图形的上边形成所希望的形状的薄的金属薄膜的工序；在该图形和该金属薄膜的上边形成绝缘性无机质的保护层的工序；形成多个用来与外部进行连接的电极的工序；使该电极连接到上述InxGa1-xAsySb1-y(0＜x≤1,0≤y≤1)薄膜上的工序。
全文摘要
在衬底(1)上边形成一种电子浓度大于2×10
文档编号G01R33/09GK1316104SQ99810419
公开日2001年10月3日 申请日期1999年8月6日 优先权日1998年8月7日
发明者柴崎一郎, 冈本敦, 冈田一朗, 吉田孝志 申请人:旭化成株式会社