在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能的制作方法
【技术领域】
[0001]本发明的实施例一般地涉及用于测试电子组件的自动测试设备(ATE)。
【背景技术】
[0002]自动测试设备(ATE)通常在电芯片制造领域中用于测试电子组件。ATE系统既降低了在对器件进行测试以保证器件功能与设计一样上面花费的时间量，又用作在给定器件到达消费者手中之前确定该器件中存在故障组件的诊断工具。
[0003]目前存在两种类型的系统用于测试片上系统半导体器件:每站测试仪(Tester-Per-Site，TPS)和每引脚测试仪(Tester-Per-Pin，TPP)。TPS 系统将在可被称为“测试站”内的每个被测器件(DUT)上执行的很多测试功能分组在一起。在实时测试环境中，TPS系统包括在若干测试站上测试若干DUT，一个资源站可用于向每个站提供测试资源。图1A提供了传统的每站测试仪(TPS)系统的图示。如图1A所示，资源1、2、3和4包括每站资源池，当资源1、2、3和4被连接到位于DUT 101中它们相应的引脚(分别是引脚6、7、8和9)时，该每站资源池专用于测试DUT 1lo
[0004]该特定架构在每个器件被独立测试方面提供了测试流程的灵活性，这减少了由故障器件可能造成的堵塞。但是，该架构的实现还可能导致以浪费测试资源为代价，因为在测试阶段中，每个资源不能在多个站之间共享。此外，在TPS系统的专用测试方法中，所有测试资源被集中在单个DUT上，可导致对于不需要这些资源的器件的资源浪费，从而导致资源低效。TPS 系统的不例被公开于题为 “Algorithmically Programmable Memory Testerwith Test Site Operating in a Slave Mode” 的美国专利 N0.6779140 中。
[0005]竞争的TPP系统提供了可彼此独立进行操作的一系列模拟和数字驱动及接收功能。通过“引脚”的使用，TPP系统向每个引脚分配测试仪器件以提供能够支持测试的特定资源。图2B提供了传统的每引脚测试仪(TPP)系统的图示。TPP系统支持多个测试仪“信道”的使用以在并行测试时在多个测试站上测试多个DUT。如图1B所示，一旦信道80到94被连接到位于DUT 101上其相应的引脚(180到184)，则这些信道向DUT 101提供各种测试仪资源。应该理解的是，信道85到89和90到94针对其各自的DUT (分别为201和301)可以与信道80到84类似的方式进行配置。
[0006]但是，当在TPP系统下进行并行测试时存在多站低效问题。虽然测试仪工作站15能够在多个DUT上运行多个测试，但是这些测试必须被保持锁步(in lock st印)。例如，如果DUT 101报告故障，则在信道80到84能够被重新初始化并重新分配以测试另一器件之前，信道80到84必须等待直到DUT 201和301完成测试。此外，DUT 101可能需要比DUT201长的测试周期，从而捆绑了可在另一 DUT上更好地使用的可用信道。因此，虽然在该方式下，多个器件可被并行测试，但是测试流程取决于对DUT完成最长的测试。TPP系统的示例被公开于题为“Automatic Test Equipment System Using Pin Slice Architecture，，的美国专利N0.5461310中。
【发明内容】
[0007]因此，存在对能够解决上述系统的问题的测试仪系统和/或方法的需求。本发明的实施例提供了解决这些问题的新的解决方案，利用了所描述的系统的有益方面，而没有其相应的限制。
[0008]本发明的实施例通过将TPP资源智能分组到伪测试站中来将TPS和TPP架构结合。这克服了就二者本身而言的架构的限制:信号资源可被有效地分配以用于优化信号完整性和负载板路由，同时允许每站测试程序控制以最小化测试时间。在该新的架构中，每个站的测试流程被分布到位于测试头内的处理元件。
[0009]通过将测试程序控制下移到测试头中的嵌入式处理器，消除了与测试仪工作站中的多线程测试程序控制相关联的问题。这使测试程序开发、调试和维护变得容易。多线程只能在测试仪工作站级被实现，以支持将测试程序和矢量数据分布到多个站以及当测试完成时收集合格/不合格数据。
[0010]本发明的实施例还可以降低诊断不合格器件所需的测试插入数。当前的行业惯例将不合格器件发回工程单位(engineering)，它们在工程单位被重新安装在测试仪上以运行额外的测试以便诊断故障，并支持处理或设计改善以增加器件的测试产量。该新的架构使得可以在初始测试插入过程中对不合格器件运行额外的测试，以利用否则将被浪费的测试仪时间和资源(因为在测试仪上的其他器件完成整个测试程序的同时，不合格的器件是空闲的)。
[0011]更具体地，在一个实施例中，本发明被实现为用于对器件进行测试的测试仪系统。该系统包括中央控制器，用于协调多个被测器件的测试。在一个实施例中，中央控制器可以是测试仪工作站(例如，计算机)。该系统还包括多个信道电路，每个信道电路可操作为被耦合到多个被测器件中的被测器件的至少一个I/o引脚。在一个实施例中，多个信道电路可以是:时钟引脚信道电路；模拟输入信道电路；模拟输出信道电路；和/或数字输入/输出信道电路。
[0012]该系统还包括多个中间处理器，每个中间处理器被耦合到中央控制器，并且可操作为接收和发送控制信号。在一个实施例中，中间处理器可以是嵌入式处理器，它们被耦合到中央控制器并且可操作为接收其各自的矢量数据。每个中间处理器可独立地执行其各自的测试程序实例化(instantiat1n)，以使用相关联的一组信道电路来测试相关联的被测器件。
[0013]此外，每个中间处理器可被耦合到多个信道电路中的不同组信道电路，这使得每个中间处理器能够针对其相关联的被测器件中的每一个执行其各自的测试程序实例化。每个中间处理器可执行其各自的测试程序以在锁步执行中测试第一组被测器件。在一个实施例中，每个中间处理器可独立地执行不同的测试程序。
[0014]在另一实施例中，本发明被实现为用于对器件进行测试的方法。该方法包括使用中央控制器来协调多个被测器件的测试。在一个实施例中，中央控制器可以是测试仪工作站(例如，计算机)。该方法还包括将多个信道电路耦合到所述多个被测器件中的被测器件的至少一个I/O引脚，其中每个信道电路可操作为被耦合到所述多个被测器件中的被测器件的至少一个I/o引脚。在一个实施例中，多个信道电路可以是:时钟引脚信道电路；模拟输入信道电路；模拟输出信道电路；和/或数字输入/输出信道电路。
[0015]该方法实施例还包括关联多个中间处理器，每个中间处理器被耦合到中央控制器，并且可操作为从中央控制器接收控制信号，并且向中央控制器发送控制信号，该中央控制器能够监视多个信道电路的操作状态。在一个实施例中，中间处理器可以是嵌入式处理器，它们被耦合到中央控制器并且可操作为接收其各自的矢量数据。每个中间处理器可独立地执行其各自的测试程序实例化，以使用每个中间处理器所耦合到的相关联的一组信道电路来测试相关联的被测器件。
[0016]此外，该方法实施例包括将多个中间处理器中的每个中间处理器关联到多个信道电路中的不同组信道电路，这使得每个中间处理器能够针对其相关联的被测器件中的每一个执行其各自的测试程序实例化。每个中间处理器可执行其各自的测试程序以在锁步执行中测试第一组被测器件。在一个实施例中，每个中间处理器可独立地执行不同的测试程序。
[0017]在又一实施例中，本发明被实现为用于对器件进行测试的测试仪系统。该系统包括中央控制器，用于协调多个被测器件的测试。在一个实施例中，中央控制器可以是测试仪工作站(例如，计算机)。该系统还包括多个信道电路，每个信道电路可操作为被耦合到多个被测器件中的被测器件的至少一个I/o引脚。在一个实施例中，多个信道电路可以是:时钟引脚信道电路；模拟输入信道电路；模拟输出信道电路；和/或数字输入/输出信道电路。
[0018]该系统还包括多个中间处理器，每个中间处理器被耦合到中央控制器，并且可操作为接收和发送控制信号。在一个实施例中，中间处理器可以是嵌入式处理器，它们被耦合到中央控制器并且可操作为接收其各自的矢量数据。每个中间处理器可执行各自的测试程序实例化的一组指令，以使用每个中间处理器所耦合到的相关联的一组信道电路来测试相关联的被测器件。
[0019]此外，每个中间处理器可被耦合到多个信道电路中的不同组信道电路，这使得每个中间处理器能够针对其各自的器件中的每一个执行其各自的测试程序实例化。每个中间处理器可针对相关联的被测器件的测试来同时执行各自的测试程序实例化的指令集。
【附图说明】
[0020]附图被并入并形成本说明书的一部分，并且其中相似标号表示相似元件；这些附图