一种时钟控制器和时钟的制作方法
【专利摘要】本发明公开了一种时钟控制器和时钟，时钟包括时钟控制器、传动轮系和指针，时钟控制器包括控制单元和接口单元，控制单元包括MCU、母钟时钟电路和校时信号接收模块，接口单元包括走时脉冲发生电路、电机驱动电路、步进电机、LCD驱动电路、LCD显示装置、输入单元、以及与MCU通过地址和数据总线连接的CPLD。CPLD扩展MCU的接口，使得时钟控制器和时钟可利用的资源更加丰富；CPLD分担MCU的处理任务，简化了软件设计的复杂程度，提高了响应速度；通过CPLD取代大量分离的IC器件，有利于减少时钟控制器和时钟的器件，从而减少了故障点，减低了故障隐患，减少了功耗，提高了稳定性和可靠性。
【专利说明】一种时钟控制器和时钟
【技术领域】
[0001]本发明涉及计时控制领域，更具体地说，涉及一种时钟控制器和时钟。
【背景技术】
[0002]现有的特种钟表一般由两部分组成:控制器和机心。控制器也称作母钟，是以微控制器(MCU)为核心的时钟控制单元，负责电源管理、母钟计时、母钟校时、母钟时间显示、夕卜部输入控制、电机控制及驱动信号的生成、子钟与母钟同步、以及报时管理等等。机心也称作子钟，由电机、传动轮系、指针组成，用于指示当前的母钟时间。这种时钟控制器系统结构如图1所示，是以MCU为唯一核心控制单元的星型控制结构，MCU承担了大量的数据处理任务，如母钟计时、外部输入的处理以及电机驱动信号的生成等等，系统需要通过频繁的中断来处理各个任务，使得软件设计复杂、故障隐患大、响应速度也大打折扣、稳定性和可靠性相对较差。频繁的维护工作也给钟表的用户带来了很大的困扰，因此设计一款稳定性好，可靠性高，易于维护的时钟控制器就很有必要了。
【发明内容】
[0003]本发明针对现有技术中以MCU为唯一核心控制单元，MCU承担大量的数据处理任务，使得软件设计复杂、故障隐患大、响应速度也大打折扣、稳定性和可靠性相对较差的缺陷，提供一种时钟控制器和时钟，采用微控制器(MCU)和复杂可编程逻辑器件(CPLD)构成的双核心架构，利用CPLD扩展MCU的接口并分担了 MCU的处理任务，使得可利用的资源更加丰富，简化了软件设计，降低故障隐患，提高了响应速度、稳定性和可靠性。
[0004]本发明解决其技术问题采用的技术方案是:提供一种时钟控制器，包括控制单元和接口单元，所述控制单元包括微控制器以及分别与所述微控制器连接的母钟时钟电路和校时信号接收模块，所述接口单元包括走时脉冲发生电路、电机驱动电路、步进电机、LCD驱动电路、LCD显示装置、输入单元、以及复杂可编程逻辑器件；所述复杂可编程逻辑器件通过地址总线和数据总线与所述微控制器连接，用于接收所述走时脉冲发生电路输出的走时脉冲信号，生成脉冲序列输出所述电机驱动电路，以使所述电机驱动电路驱动所述步进电机转动；所述复杂可编程逻辑器件还用于接收所述微控制器的指令并输出给所述LCD驱动电路，以使所述LCD驱动电路驱动所述LCD显示装置显示相应的内容；所述复杂可编程逻辑器件通过所述输入单元接收设置信号以及控制命令并输出给所述微控制器。
[0005]优选地，所述输入单元包括键盘模块。
[0006]优选地，所述输入单元还包括无线遥控输入模块。
[0007]优选地，所述设置信号包括母钟时间和报时时段。
[0008]优选地，所述控制单元还包括报时模块和有源音箱；当母钟时间到达设置的报时时间时，所述微控制器控制所述报时模块输出音频信号并通过所述有源音箱播放。
[0009]优选地，所述控制单元还包括:交流电掉电检测模块，其获取当前交流电状态，当交流电有电时输出高电平到所述微控制器，当交流电掉电时输出低电平到所述微控制器。[0010]优选地，所述控制单元还包括:掉电数据保护模块，用于在所述微控制器接收到所述交流电掉电检测模块输出的低电平时,保存此时的母钟时间、掉电标志位以及关键数据。
[0011]优选地，所述控制单元还包括:位置反馈模块，其与所述微控制器连接，用于判断子钟时间是否与母钟时间同步，在两者不同步时，所述微控制器将调整子钟时间与母钟时间同步。
[0012]提供一种时钟，所述时钟包括上述任一项的时钟控制器，由所述步进电机驱动的传动轮系，以及与所述传动轮系连接的指针。
[0013]本发明的时钟控制器和时钟具有以下有益效果:采用MCU和CPLD构成的双核心处理架构，利用CPLD扩展MCU的接口，使得时钟控制器和时钟可利用的资源更加丰富；利用CPLD分担MCU的处理任务，简化了软件设计的复杂程度，提高了响应速度；另一方面，通过CPLD取代大量分离的IC器件，有利于减少时钟控制器和时钟的器件，从而减少了故障点，减低了故障隐患，减少了功耗，提高了稳定性和可靠性。
【专利附图】
【附图说明】
[0014]图1为现有的时钟控制器系统的星型控制结构图；
[0015]图2为本发明的时钟控制器第一实施例的功能框图；
[0016]图3为本发明的时钟控制器第二实施例的功能框图；
[0017]图4为本发明的时钟控制器的网络控制结构图；
[0018]图5为本发明的时钟一实施例的功能框图。
【具体实施方式】
[0019]以下结合附图和实施例对本发明作进一步的解释说明。
[0020]图2为本发明的时钟控制器第一实施例的功能框图，如图2所示，在本实施例中，本发明的时钟控制器包括控制单元I和接口单元2，其中，控制单元I包括微控制器(MCU)
10、母钟时钟电路11以及校时信号接收模块12。接口单元2包括走时脉冲发生电路20、电机驱动电路21、步进电机22、IXD驱动电路23、IXD显示装置24、输入单元25、以及复杂可编程逻辑器件26。
[0021]在本实施例中，MCU 10作为控制单元I的核心，用于管理和监控所有的外围功能模块。
[0022]母钟时钟电路11由包含内部晶振的可读写的实时时钟芯片及外围电路组成，通过I2C串行总线与MCUlO通信，为时钟控制器提供母钟时间。
[0023]校时信号接收模块12接收通过有线或无线传输的标准时间信号，MCUlO将接收到的标准时间信号解码后写入到母钟时钟电路11，完成对母钟时间的校准。
[0024]CPLD 26是接口单元2的核心，通过地址和数据总线与MCU 10互连，不但拓展了MCUlO外围接口的数量，而且分担了驱动步进电机22的任务。走时脉冲发生电路20包括高频晶振，用于产生走时脉冲并输出CPLD26，CPLD26通过其内部的分频电路和时序逻辑电路将走时脉冲生成脉冲序列输出电机驱动电路21。电机驱动电路21对脉冲序列进行放大和处理后输出步进电机22，以驱动步进电机22转动。
[0025]CPLD 26内含的分频电路和时序逻辑电路可以根据走时脉冲发生电路20输出的走时脉冲产生不同频率的脉冲序列，其中低频脉冲用于走时子钟驱动，高频脉冲用于追时子钟驱动。CPLD 26内部还包含地址译码器和锁存器，配合地址总线给与其连接的每个功能模块分配一个地址=IXD数据端口，IXD命令端口，步进电机控制端口，输入单元端口。当MCU 10需要访问者这几个功能模块式时，向对应的地址读写数据即可。
[0026]IXD驱动电路23和IXD显示装置24共同完成母钟时间、母钟状态、及用户当前操作的显示。其中，用户的操作通过输入单元25输入。MCUlO将指令发送到IXD命令端口的地址，将数据发送到IXD数据端口的地址，实现控制IXD显示装置20的显示内容。例如，MCUlO将显示母钟时间的指令发送到IXD命令端口的地址，将母钟时间发送到IXD数据端口的地址，实现控制IXD显示装置20的母钟时间。
[0027]输入单元25用于接收设置信号以及控制命令，设置信号包括设置母钟时间以及报时时段，控制命令包括步进电机控制命令，校时控制命令。参见图3，输入单元25可以通过键盘模块251实现，使用者通过键盘模块251设置母钟时间以及输入控制命令。输入单元25也可以通过无线遥控输入模块252来实现，无线遥控输入模块252可以由红外输收发模组组成，实现控制命令的远程输入，以便于安装调试。另外，输入单元25可以通过键盘模块251和无线遥控输入模块252来实现。当输入单元25包括无线遥控输入模块252时，控制命令还可以包括无线开关控制命令。
[0028]在本实施例中，MCU 10和CPLD 26通过地址总线和数据总线互连，MCUlO以访问外部存储器的方式访问CPLD 26，通过读某一地址数据的方式接收外部输入信号，通过向外部地址写数据的方式向外围器件发出控制命令；CPLD 26利用走时脉冲发生电路20的高频晶振通过内部分频电路和时序逻辑电路产生脉冲序列驱动步进电机22，脉冲序列的生成完全不依赖MCU 10，保证了脉冲间隔的准确性，大大减轻了 MCU 10的负荷，使时钟控制器有更多资源处理其他任务。
[0029]图3为本发明的时钟控制器第二实施例的功能框图，如图3所示，在本实施例中，时钟控制器的控制单元I还包括交流电掉电检测模块13、掉电数据保护模块14、报时模块15、有源音箱16、以及位置反馈模块17。
[0030]交流电掉电检测模块13包括电压比较电路，其通过电压比较电路获取当前交流电状态，当交流电有电时输出高电平到微控制器10，当交流电掉电时输出低电平到微控制器10。
[0031]微控制器10在接收到交流电掉电检测模块13输出的低电平时，控制掉电数据保护模块14保存此时的母钟时间、掉电标志位以及关键数据。掉电数据保护模块14包括非易失性存储器，交流电掉电的母钟时间、掉电标志位以及关键数据存储于非易失性存储器，当下次交流电上电时，MCU 10将关键数据从非易失性存储器取出，供子钟追时使用。
[0032]报时模块15包括音频芯片、音频输出接口、以及有源音箱供电开关，当母钟时间到达设定的报时时间，MCU 10控制音频芯片从音频输出接口输出音频信号，同时打开有源音箱供电开关，通过有源音箱16播放报时音乐。此时，通过输入单元25输入的设置信号还包括报时时间信号。
[0033]位置反馈模块17包括光耦开关，当指针经过某一特定位置时位置反馈模块输出低电平，在其他位置时始终输出高电平。位置反馈模块17与微控制10连接，用于判断子钟时间是否与母钟时间同步。当子钟时间与母钟时间不同步时，微控制器10将启动位置反馈同步追时流程，输出控制信号给CPLD 26，CPLD26利用其产生的不同频率的脉冲序列中的高频脉冲驱动步进电机22转动，以实现子钟追时。当子钟和母钟时间同步后，微控制器10在发送控制命令给CPLD 26，使其切换回低频脉冲驱动步进电机22转动，子钟回到正常走时状态。
[0034]行业现有的方式是以单片机为核心控制单元，单片机控制所有外围功能模块，单片机硬件资源分配紧张，系统设计灵活性差；软件流程长且任务繁多，软件设计风险加大，系统整体可靠性差。本发明的时钟控制器将以单片机为核心控制单元的星型控制结构(参见图1)转变为双核心控制单元的并行控制结构(参见图4)，减少核心控制单元的运行负担，软件流程也更加简单，提高了控制系统可靠性；同时利用CPLD拓展了时钟控制器的接口数量，可利用硬件资源更加丰富，优化了控制结构，时钟控制器设计的灵活性和可拓展性加强。
[0035]本发明的时钟控制器中，MCUlO和CPLD26通过地址和数据总线互联，与CPLD 26连接的外围功能模块都被看作是一个个存储地址，当MCU 10需要控制某个外围功能模块或者获得该功能模块的工作状态，可通过向该地址写数据或者读取该存储器地址的方式完成操作，整个操作工程简单。
[0036]图5为本发明的时钟一实施例的功能框图，如图5所示，本发明的时钟包括本发明的时钟控制器、由时钟控制器的步进电机22驱动的传动轮系3、以及与传动轮系3连接的指针4。
[0037]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。另外，本发明各实施例中的技术特征可以单独使用，也可以组合使用。
【权利要求】
1.一种时钟控制器，包括控制单元(I)和接口单元(2)，所述控制单元(I)包括微控制器(10)以及分别与所述微控制器(10)连接的母钟时钟电路(11)和校时信号接收模块(12 )，其特征在于，所述接口单元(2 )包括走时脉冲发生电路(20 )、电机驱动电路(21)、步进电机(22)、IXD驱动电路(23)、IXD显示装置(24)、输入单元(25)、以及复杂可编程逻辑器件(26);所述复杂可编程逻辑器件(26)通过地址总线和数据总线与所述微控制器(10)连接，用于接收所述走时脉冲发生电路(20)输出的走时时钟信号，生成脉冲序列输出给所述电机驱动电路(21)，以使所述电机驱动电路(21)驱动所述步进电机(22)转动；所述复杂可编程逻辑器件(26)还用于接收所述微控制器(10)的指令并输出给所述LCD驱动电路(23),以使所述IXD驱动电路(23)驱动所述IXD显示装置(24)显示相应的内容；所述复杂可编程逻辑器件(26)通过所述输入单元(25)接收设置信号以及控制命令并输出给所述微控制器(10)。
2.根据权利要求1所述的时钟控制器，其特征在于，所述输入单元(25)包括键盘模块(251)。
3.根据权利要求2所述的时钟控制器，其特征在于，所述输入单元(25)还包括无线遥控输入模块(252)。
4.根据权利要求1所述的时钟控制器，其特征在于，所述控制单元(I)还包括:交流电掉电检测模块(13)，其获取当前交流电状态，当交流电有电时输出高电平到所述微控制器(10)，当交流电掉电时输出低电平到所述微控制器(10)。
5.根据权利要求4所述的时钟控制器，其特征在于，所述控制单元(I)还包括:掉电数据保护模块(14)，用于在所述微控制器(10)接收到所述交流电掉电检测模块(13)输出的低电平时，保存此时的母钟时间、掉电标志位以及关键数据。
6.根据权利要求1所述的时钟控制器，其特征在于，所述设置信号包括母钟时间和报时时段。
7.根据权利要求6所述的时钟控制器，其特征在于，所述控制单元(I)还包括报时模块(15)和有源音箱(16);当母钟时间到达设置的报时时间时，所述微控制器(10)控制所述报时模块(15)输出音频信号并通过所述有源音箱(16)播放。
8.根据权利要求1所述的时钟控制器，其特征在于，所述控制单元(I)还包括:位置反馈模块(17)，其与所述微控制器(10)连接，用于判断子钟时间是否与母钟时间同步；在两者不同步时，所述微控制器(10)将子钟时间调整为与母钟时间同步。
9.一种时钟，其特征在于，所述时钟包括权利要求1-9中任一项所述的时钟控制器，由所述步进电机(22)驱动的传动轮系(3)，以及与所述传动轮系(3)连接的指针(4)。
【文档编号】G04C11/00GK103869687SQ201210551619
【公开日】2014年6月18日 申请日期:2012年12月18日 优先权日:2012年12月18日
【发明者】巫玲坚, 鲍贤勇, 曾庆宇 申请人:深圳市飞亚达科技发展有限公司, 飞亚达（集团）股份有限公司