专利名称：一种带隙电压参考电路以及用于产生温度曲率校准电压参考的方法
技术领域：
本发明涉及一种用于产生稳定的TlnT温度曲率校准电压参考的带隙电压参考电路，该电路适合用CMOS工艺制造，本发明还涉及一种用于产生PTAT电压的PTAT电压生成电路，该电路也适合用CMOS工艺制造，所产生的PTAT电压具有与未经校准的TlnT温度曲率CTAT电压互补的温度曲率，所述的CTAT电压是在晶体管的基极-射极两端上产生的。本发明还涉及用于产生所述电压参考和PTAT电压的方法。
背景技术：
大多数电子电路需要稳定的DC(直流)电压参考，特别是温度稳定(不随温度变化)的DC电压参考。利用带隙电压参考电路来产生较为理想的温度稳定的DC电压参考是众所周知的。这种带隙电压参考电路靠双极型晶体管的特性来产生一个大致恒定的基极-射极电压，当用硅材料制造时，则依赖于硅的特性，如果所述的双极型晶体管用硅制造，就能产生0.5伏至0.8伏范围内的基极-射极电压。然而，一个晶体管的基极-射极所产生的电压具有负温度系数，换句话说，该电压与绝对温度互补(CTAT)。在现有的带隙电压参考电路中，一对晶体管工作在不同的电流密度下，并且被设置来产生一个与两个晶体管的基极-射极电压之差成正比的电压。该差分电压具有正温度系数，换句话说，电压与绝对温度成正比(PTAT)。由基极-射极电压差提供的PTAT电压被适当地缩放并与其中一个晶体管的CTAT电压相加来产生电压参考。然而，晶体管的CTAT基极-射极电压除了与温度的线性关系之外，该CTAT基极-射极电压还展示出一种非线性温度关系，这种关系被成为温度曲率。CTAT电压与温度之间的这种非线性关系可以用表达式K.TlnT表示，其中K是一个常量，T则是用Kelvin(开尔文)度数表示的绝对温度(°K)。因此，为了产生在一定的温度范围内完全温度稳定的电压参考，CTAT基极-射极电压的TlnT温度曲率必需被校准。
人们做过各种不同的尝试来校准晶体管基极-射极CTAT电压的TlnT非线性。Audy的美国专利5352973号中公开了一种带隙电压参考电路，该电路校准的TlnT温度曲率。Audy的带隙电压参考电路中包括一个Brokaw带隙电压参考单元与一个校准单元。Brokaw单元中包括第一与第二双极型晶体管，它们被设置来产生一个PTAT电压，该电压与两个晶体管的基极-射极电压之差成正比。所述的PTAT电压差在第一晶体管的两端产生。所述的第一与第二晶体管都以PTAT集电极电流工作，并且两个晶体管的集电极都被保持在一个运放的公用电压上。
所述的校准单元校准了TlnT曲率项，且其中包括了第三个双极型晶体管，该晶体管与上述带隙单元中的第二晶体管合作在一个第二电阻的两端产生一个电压，该电压与Brokaw单元中第三晶体管及第二晶体管的基极-射极电压差成正比。一个运放驱动所述第三晶体管的射极，直到它的集电极电流达到基本恒定且温度无关的值为止。这样就使得在所述的第二电阻两端产生的差分电压具有TlnT曲率，该曲率与基极-射极CTAT电压的TlnT曲率互补。流过Brokaw单元中的第一电阻以及校准单元中的第二电阻的电流在Brokaw单元中的第三电阻上被相加，以产生一个对应电压，该电压具有与CTAT基极-射极电压互补的TlnT曲率。在第三电阻两端产生的电压与带隙单元中的第二晶体管的CTAT基极-射极电压相加，以产生一个温度稳定且经过TlnT曲率校准的电压参考。
然而，尽管Audy的带隙电路所产生的电压参考是经过TlnT曲率校准的，因此在较宽的温度范围内是温度稳定的，不幸的是，Audy的带隙电路不容易在CMOS工艺中实现。另外，Audy依赖于流经第一电阻的PTAT电流和流经第二电阻的电流(该电流具有与CTAT基极-射极电压互补的TlnT曲率)在第三电阻两端产生具有TlnT曲率的PTAT电压。
Nguyen的美国专利5424628号中公开了一种带隙电压参考电路，其中包括一个带隙单元，该单元中带有一对双极型晶体管，它们的设置方式与Audy在美国专利5352973中的方式类似，用以产生与两个晶体管的基极-射极电压差成正比的PTAT电压，该电压接着与带隙单元中的一个晶体管的CTAT基极-射极电压相加。所述的Nguyen带隙电压参考电路中包括了额外的电路用以提供校准电流信号，该信号由一个电流平方电路产生，并被注入到带隙单元中两个晶体管之一的集电极，从而两个晶体管的集电极具有不同的电流值。校准电流被注入要提供所述电压参考的CTAT基极-射极电压的晶体管，并且所述的两个晶体管之间的集电极电流差可以消除CTAT基极-射极电压的TlnT曲率。然而，实现Nguyen带隙电压参考电路所需的电路结构相对复杂，并且也不适合CMOS工艺实现。
Rincon-Mora的美国专利6157245号中公开了一种带隙电压参考电路，其中包括一个带隙单元，该单元中含有一对晶体管，被用来产生与晶体管的基极-射极电压差成正比的PTAT电压，并且该电压被用来产生一个PTAT电流，该电流被加载到由两个电阻构成的电阻分压电路中的一个电阻上，并在该电阻两端产生所述的电压参考。Rincon-Mora带隙电压参考电路中还包括一个补偿电路，该电路产生一个与工作温度呈对数相关的电流，该电流被加载到所述分压网络的第二个电阻上，从而在第二电阻两端产生一个与温度对数相关的校准电压。第一与第二电阻上的电压被叠加以产生一个电压参考，该电压参考是温度稳定且经过TlnT曲率校准的。Rincon-Mora带隙电压参考电路的电路结构相对复杂，并且不容易用CMOS工艺实现。
Nagaraj的美国专利标准5512817号中公开了一种带隙电压参考电路，该电路中包括一个带隙单元，其中含有一对双极型晶体管，它们被设置来产生与两个晶体管的基极-射极电压差成正比的PTAT电压。所述的PTAT差分电压形成在第一电阻的两端，并且形成在第一电阻上的PTAT差分电压通过一个电流镜像电路被缩放到一个第二电阻上。第二电阻上经过缩放的电压与所述带隙单元中的一个晶体管的CTAT基极-射极电压相加，以提供带隙电压参考。Nagaraj带隙电压参考电路产生的电压参考不包含任何TlnT曲率校准。
Sundby的美国专利5325045号中公开了一种带隙电压参考电路，该电路中包括一个带隙单元，其中有两组双极型晶体管被设置来产生一个与各组晶体管的基极-射极电压差成正比的PTAT电压。所述的PTAT电压差产生在一个电阻分压网络的三个电阻之一的两端。所述的电阻分压网络的三个电阻是负温度系数电阻，并且在电阻分压网络的另外两个电阻两端产生的电压与PTAT电压相加。在所有三个电阻两端产生的电压都与一个独立的双极型晶体管的CTAT基极-射极电压相加，以产生经过温度曲率校准的电压参考。在Sundby的电路中，TlnT电压曲率校准是通过使用负温度系数电阻来实现的。然而，Sundby带隙电压参考电路的TlnT温度曲率补偿并不特别精确，使用具有高温度系数的电阻并不可取。
Yum的美国专利5053640号中公开了一种电压参考电路，其中包括了一个用于建立电压参考的带隙单元，以及一个用于补偿带隙电压参考的非线性温度相关性的补偿电路。所述的带隙单元中包括两个晶体管，它们被设置来产生一个与两个晶体管的基极-射极电压差成正比的校准PTAT电压。所述的校准PTAT电压形成在一个电阻分压网络中的一个电阻两端，并且与一个补偿电压相加，后者形成在所述电阻分压网络中的一个补偿电阻两端。所述的补偿电路中包括一个开关电路，用于开关流经补偿电阻的电流，所述的补偿电阻根据预定的温度阈值变化以补偿温度曲率。但是，由于所述的补偿电路根据预定的温度阈值改变流经补偿电阻的电流，该电路提供的温度曲率校准相对不太精确，而且该电路相对较为复杂。
Carvajal的美国专利4939442号中公开了一种带隙电压参考电路，该电路中包括了一个带隙单元，用于产生一个与所述带隙单元中的两个双极型晶体管的基极-射极电压差成正比的PTAT电压。该PTAT差分电压与独立的晶体管的CTAT基极-射极电压相加以提供电压参考。然而，所述的PTAT电压差以及两个晶体管的CTAT电压还要与产生在两个补偿电阻两端的电压相加，以补偿CTAT基极-射极电压的温度曲率。其中一个补偿电阻接收一个在高温时进行补偿的补偿电流，而其他补偿电阻则接收一个用于在低温时进行补偿的补偿电流。还提供了用于产生高、低温度电流的电路。然而，所述的曲率校准电路所提供的温度曲率校准精度有限，不足以补偿TlnT曲率。另外，Carvajal的电路不适合用CMOS工艺实现。
Nelson的美国专利4603291号中公开了一种带隙电压参考电路，该电路中包括一个由一对双极型晶体管构成的带隙单元，所述的晶体管被设置来在一个第一电阻两端产生一个与所述两个晶体管的基极-射极电压差成正比的PTAT电压。一个校准电路产生TlnT形式的校准电流，该电流被叠加到带隙单元中的一个晶体管的集电极，以便从带隙单元的电压参考中消除TlnT曲率。但是，Nelson的电路相对复杂，并且不适合用CMOS工艺实现。
MacQuigg的美国专利6218822号中公开了一种带隙电压参考电路，该电路中包括一个由一对双极型晶体管构成的带隙单元，所述的晶体管被设置来产生一个与两个晶体管的基极-射极电压差成正比的PTAT电压。所述的PTAT电压与一个晶体管的CTAT基极-射极电压相加以产生参考电压。非线性电阻，如n型轻掺杂漏极扩散电阻被用来校准所述电压参考的温度曲率，所述的电阻具有与带隙单元的电压参考相反的曲率特性。还做出了配平非线性电阻的规定。所述电路的电压参考的温度稳定性有限，这是因为曲率校准完全依赖于非线性电阻。
Lewis的美国专利4808908号中公开了一种带隙电压参考电路，该电路中包括一个由一对双极型晶体管构成的带隙单元，所述的晶体管被设置来产生与两个晶体管的基极-射极电压差成正比的PTAT电压。所述的PTAT差分电压与一个晶体管的CTAT基极-射极电压相加来产生电压参考。在补偿电阻两端产生一个补偿电压，并与所述的CTAT基极-射极电压以及PTAT差分电压相加，以便以温度函数的形式校准所述带隙单元输出的一阶与二阶导数。该Lewis电路不易用CMOS工艺实现，而且TlnT温度曲率校准有限。
因而需要一种能够克服现有带隙电压参考电路的问题的带隙电压参考电路，而且这种电路要易于用CMOS工艺实现，并提供相对温度稳定的电压参考，该电压参考在较宽的温度范围内是经过TlnT曲率校准的。同时还需要一种PTAT电压生成电路，用于产生一个PTAT电压，该电压与CTAT基极-射极晶体管电压互补，并且容易用CMOS工艺实现。
本发明旨在提供这样一种带隙电压参考电路以及一种PTAT电压生成电路，并且本发明的目的还在于提供一种用来产生所述PTAT电压及带隙电压参考的方法。
发明内容
根据本发明，其中提供了一种带隙电压参考电路用于提供具有TlnT温度曲率校准的温度稳定电压参考，所述的带隙电压参考电路中包括至少一个第一晶体管和至少一个第二晶体管，对所述的晶体管分别提供PTAT电流，其中至少一个第二晶体管的工作电流密度可以低于至少一个第一晶体管的工作电流密度，并且所述的至少一个第二晶体管与至少一个第一晶体管协同工作来产生一个校准PTAT电压，该电压与所述第一及第二晶体管的基极-射极电压差成正比，用于与未经校准的晶体管基极-射极CTAT电压组合来产生所述的电压参考，其中一个CTAT校准电流与PTAT电流一同被提供给所述的至少一个第二晶体管中的一个，用以产生所述的校准PTAT电压，该电压的曲率与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补，因而当校准PTAT电压与未经校准的晶体管基极-射极CTAT电压组合时，产生的电压参考是温度稳定且经过TlnT温度曲率校准的。
在本发明的一个实施例中，CTAT校准电流对PTAT电流的比例是根据所述至少一个第二晶体管的面积对所述至少一个第一晶体管的面积之比来选取的。
优选地，应提供一个主要电阻与第一及第二晶体管协同工作，从而将对应于第一及第二晶体管的基极-射极电压差的校准PTAT电压产生在所述的主要电阻两端。
在本发明的一个实施例中，至少一个第一晶体管被连接在一个第一电压电平与一个第二电压电平之间，所述的第二电压电平与第一电压电平不同，并且所述至少一个第二晶体管与所述的主要电阻串连、并被连接在所述的第一电压电平与第二电压电平之间。
优选地，被提供给第二晶体管的PTAT电流是经过所述的主要电阻提供给第二晶体管的，所述的第二晶体管与主要电阻串连。
在本发明的一个实施例中，所述的第一与第二晶体管的集电极都被保持在相同的电压电平上，并且所述的PTAT电流被提供给第一与第二晶体管的射极，所述的CTAT校准电流被提供给所述第二晶体管的射极，并且所述的相同电压电平最好与所述的第二电压电平相等。
在本发明的一个实施例中，所述的主要电阻被连接在所述的第一电压电平与所述至少一个第二晶体管之一的射极之间。
在本发明的另一个实施例中提供了一个次要电阻，并且所述的校准PTAT电压从所述的主要电阻反射到所述次要电阻的两端，所述的次要电阻与晶体管协同工作，该晶体管未经校准的基极-射极CTAT电压要与所述的校准PTAT电压组合以叠加所述校准PTAT电压和所述晶体管的未经校准的基极-射极CTAT电压，从而产生电压参考。
优选地，校准PTAT电压是从主要电阻缩放到次要电阻上的。
在本发明的一个实施例中，是所述至少一个第一晶体管中的一个晶体管的所述的未经校准的基极-射极CTAT电压要与PTAT校准电压组合在一起。
在本发明的另一个实施例中，所述的CTAT校准电流是根据校准PTAT电压从主要电阻到次要电阻的增益来选取的。
在本发明的一个实施例中，所述的电路包括一个第一晶体管和一个第二晶体管，第一与第二晶体管的基极都被保持在第二电压电平上。
可替换的，提供多个第一晶体管并将它们安排在一个第一晶体管堆中，从而这些第一晶体管的基极-射极电压被叠加在一起来提供一个第一堆的基极-射极电压，还要将多个第二晶体管安排在一个第二晶体管堆中，从而将这些第二晶体管的基极-射极电压叠加以提供第二堆的基极-射极电压，第二堆中的第二晶体管数量与第一堆中的第一晶体管数量对应，并且要分别向第一与第二晶体管提供PTAT电流。
在本发明的一个实施例中，每个第一晶体管的基极都与第一晶体管堆中下一个较低的第一晶体管的射极相连，并且每个第二晶体管的基极都与第二晶体管堆中下一个较低的第二晶体管的射极相连。
在本发明的另一个实施例中，所述的主要电阻被连接在所述第二晶体管堆中最高的第二晶体管与所述的第一电压电平之间。
在本发明的另一个实施例中，所述的CTAT校准电流被提供给第二晶体管堆中最低的第二晶体管。
在本发明的另一个实施例中，第一与第二晶体管堆中各自最低的第一与第二晶体管的基极都被连接到第二电压电平上。
在本发明的另一个实施例中，是所述第一晶体管堆中最低的第一晶体管的未经校准的基极-射极CTAT电压要与所述的校准PTAT电压组合起来。
优选地，所述的CTAT校准电流是从所述晶体管的未经校准的基极-射极CTAT电压得到，并且该CTAT电压与校准PTAT电压组合在一起。
在本发明的一个实施例中，一个第一校正电路被用来调节所述的CTAT校准电流。
在本发明的另一个实施例中，一个第二校正电路被用来调节通过次要电阻提供的PTAT电流，用于调节在次要电阻两端产生的校准PTAT电压。
在本发明的另一个实施例中，所述的第二校正电路用于调节被提供给晶体管的PTAT电流，该晶体管的未经校准的基极-射极CTAT电压要与所述的校准PTAT电压组合在一起。
在本发明的一个实施例中，所述的电路是在CMOS中实现的。
另外，本发明还提供了一种PTAT电压生成电路，用以产生一个PTAT电压，该PTAT电压的曲率与一个晶体管基极-射极CTAT电压的未经校准的TlnT温度曲率互补，所述的PTAT电压生成电路包括至少一个第一晶体管和至少一个第二晶体管，并分别为它们提供PTAT电流，所述的至少一个第二晶体管的工作电流密度可以低于所述至少一个第一晶体管的工作电流密度，并且所述的第二晶体管与所述的至少一个第一晶体管协同工作以产生一个PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，其中一个CTAT校准电流与PTAT电流一同被提供给至少一个第二晶体管中的一个，以便产生所述的PTAT电压，该电压的曲率与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补。
在本发明的一个实施例中，CTAT电流对PTAT电流的比例是根据所述至少一个第二晶体管的面积对所述至少一个第一晶体管的面积的比例来选取的。
优选地，一个主要电阻被提供来与所述的第一及第二晶体管协同工作，从而对应于第一与第二晶体管的基极-射极电压差的PTAT电压可以产生在所述主要电阻的两端。
在本发明的一个实施例中，所述至少一个第一晶体管被连接在第一电压电平与第二电压电平之间，该第二电压电平与第一电压电平不同，其中所述至少一个第二晶体管与所述的主要电阻串连并且被连接在所述的第一电压电平与第二电压电平之间。
优选地，被提供给第二晶体管的PTAT电流是经过所述的主要电阻提供给第二晶体管的，该第二晶体管与所述的主要电阻相连。
第一与第二晶体管的集电极最好被保持在一个公共的电压电平上，并且PTAT电流被提供给第一及第二晶体管的射极，CTAT校准电流则被提供给第二晶体管的射极。所述的公共电压电平最好与所述的第二电压电平相同。
在本发明的一个实施例中提供了多个第一晶体管，并将它们安置在一个第一晶体管堆中，每个第一晶体管的基极都与第一晶体管堆中的下一个较低的晶体管的射极相连，从而这些第一晶体管的基极-射极电压被叠加在一起来提供第一堆的基极-射极电压，还有多个第二晶体管被安置在一个第二晶体管堆中，每个第二晶体管的基极与第二晶体管堆中下一个较低的晶体管的射极相连，从而这些第二晶体管的基极-射极电压被叠加在一起来提供第二堆的基极-射极电压，第二堆中第二晶体管的数量对应于第一堆中第一晶体管的数量，且分别向这些第一及第二晶体管提供PTAT电流。
在本发明的另一个实施例中，所述的主要电阻被连接在第二晶体管堆中最高的第二晶体管与第一电压电平之间，并且所述的CTAT校准电流被提供给第二晶体管堆中最低的第二晶体管，第一与第二晶体管堆中各自最低的第一与第二晶体管的基极都被连接到第二电压电平上。
此外，本发明还提供了一种用于产生温度稳定的且带有TlnT温度曲率校准的带隙电压参考的方法，所述的方法包括下列步骤提供至少一个第一晶体管和至少一个第二晶体管，至少一个第二晶体管与至少一个第一晶体管协同工作来产生一个校准PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，分别向所述的至少一个第一晶体管及至少一个第二晶体管提供PTAT电流，让所述的至少一个第二晶体管的工作电流密度低于所述的至少一个第一晶体管的工作电流密度，以便产生所述校准PTAT电压，以及将所述的校准PTAT电压与未经校准的晶体管基极-射极CTAT电压叠加以产生所述的电压参考，其中所述的方法还包括下列步骤将一个CTAT校准电流与所述的PTAT电流一同提供给所述的至少一个第二晶体管之一，以便产生校准PTAT电压，该电压的曲率特性与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补，从而当校准PTAT电压与未经校准的晶体管基极-射极CTAT电压组合在一起时，所产生的电压参考是温度稳定且经过TlnT温度曲率校准的。
在本发明的一个实施例中，所述的PTAT电流被提供给所述第一及第二晶体管的射极，并且所述的CTAT校准电流被提供给所述第二晶体管的射极。
在本发明的另一个实施例中，CTAT校准电流对PTAT电流的比例是根据所述至少一个第一晶体管的面积与所述至少一个第二晶体管的面积之比而选取的。
本发明还提供了一种用于产生PTAT电压的方法，该电压的曲率特性与晶体管基极-射极CTAT电压未经校准的TlnT温度曲率互补，所述的方法包括下列步骤提供至少一个第一晶体管和至少一个第二晶体管，至少一个第二晶体管与至少一个第一晶体管协同工作来产生一个PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，分别向所述的至少一个第一晶体管及至少一个第二晶体管提供PTAT电流，以及让所述的至少一个第二晶体管的工作电流密度低于所述的至少一个第一晶体管的工作电流密度，以便产生PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，其中所述的方法还包括下列步骤将一个CTAT校准电流与所述的PTAT电流一同提供给所述的至少一个第二晶体管中的一个，以便产生PTAT电压，该电压的曲率特性与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补。
在本发明的一个实施例中，所述的PTAT电流被提供给第一与第二晶体管的射极，而CTAT校准电流则被提供给第二晶体管的射极。
在本发明的另一个实施例中，CTAT校准电流对PTAT电流的比例是根据所述至少一个第一晶体管的面积对所述至少一个第二晶体管的面积之比来选取的。
本发明的优点本发明具有许多优点。带隙电压参考提供了经过TlnT温度曲率校准的温度稳定电压参考，并且该电压参考在相对较宽的温度范围内都是稳定的，特别是在-40至+120摄氏度的温度范围内。实际上，该电压参考在更宽的温度范围内都是温度稳定的。此外，符合本发明的带隙电压参考电路是一种相对不太复杂的电路，且很容易用CMOS工艺实现，所需的芯片面积相对也很低。这一优点是借助这样一个本质特性实现的，即该电路中的第一与第二晶体管的集电极可以被绑定在相同的电压电平上，可以是接地或任意其他合适的相同电压电平。符合本发明的带隙电压参考电路所产生的PTAT电压不但具有正温度系数，还具有TlnT形式的曲率，该曲率与晶体管的CTAT基极-射极电压的TlnT曲率互补，因此，该带隙电压参考电路所产生的PTAT电压很适合用于校准晶体管的基极-射极CTAT电压的负温度系数的TlnT温度曲率，从而产生一个温度稳定且经过TlnT温度曲率校准的参考电压。CTAT校准电流是从所述的第一晶体管之一的基极-射极CTAT电压得到的，这样一个事实赋予了该电路简单性与温度稳定性。
所述带隙电压参考电路的简单性及电压参考的温度稳定性在很大程度上归因于这样一个本质特性，即所述晶体管基极-射极CTAT电压的校准以及所述晶体管基极-射极CTAT电压的TlnT温度曲率成分的校准都是在同一个带隙单元中完成的。换句话说，校准PTAT电压以及与晶体管基极-射极TlnT温度曲率成分互补的TlnT曲率成分都是在同一个带隙单元中形成的。换句话说，校准电压的这些成分(校准PTAT电压以及互补的TlnT温度曲率校准)都是在带隙单元中形成，并且是形成在带隙单元中的主要电阻两端的。互补TlnT温度曲率校准以及校准PTAT电压同时被形成在所述主要电阻的两端，接着就可以被轻易地映射、并在需要的情况下缩放到第二电阻上，以便与未经校准的晶体管基极-射极CTAT电压相加。
特别地，符合本发明的电路的简单性是借助这样一个本质特性实现的，即TlnT温度曲率校准电压以及校准PTAT电压是同时形成在一个电阻两端的，也就是带隙单元中的主要电阻。这样就使带隙电路得到了可观的简化，另外还将该带隙电路对工艺变化的敏感度降到了最低。
本发明的另一个优点涉及所述带隙电压电路在校准期间的调节简易性。由于校准PTAT电压的TlnT曲率成分是与PTAT电压一同形成在主要电阻两端的，因此调节TlnT温度曲率成分很容易通过调节CTAT校准电流的比例来实现，所述的CTAT校准电流要与PTAT电流叠加并被提供给第二晶体管的射极。换句话说，TlnT曲率成分的调节是通过改变CTAT校准电流与供给第二晶体管的PTAT电流的比例来进行的，直到实现了所需的TlnT曲率成分为止。因此，用于调节CTAT校准电流的第一校正电路可以是一个简单的电流DAC。这种调节TlnT温度曲率成分的方法比现有带隙电压参考电路中所述的调节方法简单的多。一般而言，在现有的带隙电压参考电路中，调节TlnT温度曲率需要调节形成TlnT温度曲率成分的电阻。这就需要提供一个电阻网络，并将TlnT温度曲率校准电压形成在这些电阻两端，并要规定可以将电阻网络中的电阻切换出或入电阻网络，直到TlnT温度曲率校准电压可以被正确校准为止。
本发明及其优点将通过下文中对一些优选实施方式的说明体现的更加清楚，所述的实施方式是通过实例方式结合附图给出的。
图1示出了符合本发明的带隙电压参考电路的电路原理图，该电路可用于产生温度稳定且经过TlnT温度曲率校准的电压参考，图2示出了符合本发明另一个实施例的带隙电压参考电路的电路原理图，该电路可用于产生温度稳定且经过TlnT温度曲率校准的电压参考，图3示出了测试产生的波形，该测试是在对图2所示的带隙电压参考电路进行仿真的基础上完成的，
图4示出了测试产生的波形，该测试是对图2所示电路的CMOS实现进行的，以及图5示出了符合本发明另一个实施例的带隙电压参考电路的电路原理图，该电路可用于产生温度稳定且经过TlnT温度曲率校准的电压参考。
具体实施例方式
首先参见图1，该图中示出了一种符合本发明的带隙电压参考电路，用索引标号1表示，该电路可用于提供温度稳定且经过TlnT温度曲率校准的DC电压参考输出。该电压参考电路1利用CMOS工艺以集成电路的形式实现在硅芯片上。该电压参考电路1的供电干线2上加载了电源电压Vdd，且该电压参考电路1在(标号)3处接地。温度稳定且经过TlnT温度曲率校准的电压参考形成在输出端5与接地端3之间。
所述的电压参考电路1包括一个带隙单元7，该带隙单元中包括一个第一晶体管堆8，其中含有两个堆叠的晶体管，即两个第一双极型晶体管Q1和Q2，带隙单元中还包括一个第二晶体管堆9，其中含有两个堆叠的晶体管，即两个第二双极型晶体管Q3和Q4。所述的第一与第二晶体管堆8和9被设置来产生一个校准PTAT电压，该电压与第一及第二晶体管堆8和9的基极-射极电压差ΔVbe成正比。换句话说，校准PTAT电压ΔVbe与第一晶体管Q1和Q2的基极-射极电压总和与第二晶体管Q3和Q4的基极-射极电压总和之间的差值成正比。所述的校准PTAT电压ΔVbe产生在一个主要电阻R1两端，并且被缩放到一个次要电阻R3上。经过缩放并形成在次要电阻R3上的校准PTAT电压与第一晶体管堆8的第一晶体管Q1的基极-射极CTAT电压相加，从而在输出端5与接地端3之间提供电压参考。
第一与第二晶体管Q1、Q2、Q3及Q4的集电极都被绑定到接地。第一与第二晶体管堆8和9中最低的第一与第二晶体管-即Q1与Q3-的基极，都被绑定到接地。第一与第二晶体管堆8和9中最高的第一与第二晶体管Q2和Q4的基极与各个晶体管堆8和9中相应的第一与第二晶体管Q1和Q3的射极相连。主要电阻R1被连接在第二晶体管堆9中最高的第二晶体管Q4的射极与一个高阻抗运放A1的反向输入端之间。第一晶体管堆栈8中最高的第一晶体管Q2的射极与运放A1的非反向输入端相连。运放A1拉动一个值为If的电流I1从一个第一电流镜电路10的MOSFET mp1通过其输出，从而将其反向与非反向输入端上的电压驱动到一个相同的第一电压电平上。运放A1所拉动的电流大致等于一个PTAT电流，因而第一电流镜电路10所提供的电流就基本类似于PTAT电流。
第二晶体管堆9中最高的第二晶体管Q4的射极被接入了值为If的PTAT电流I2，该电流来自第一电流镜电路10的MOSFET mp2并流经主要电阻R1。第二晶体管堆9中最低的第二晶体管Q3的射极被接入了值为If的PTAT电流I3，该电流流经第一电流镜电路10的MOSFET mp3。第一晶体管堆8中最高的第一晶体管Q2的射极被接入了值为n4If的PTAT电流I4，该电流来自第一电流镜电路10的MOSFET mp4。第一晶体管堆8中最低的第一晶体管Q1的射极被接入了值为(n3-1)If的PTAT电流I5，该电流来自第一电流镜电路10的MOSFET mp5，用以将产生在主要电阻R1两端的校准PTAT电压ΔVbe缩放到次要电阻R3上。第一晶体管堆8中最低的第一晶体管Q1的射极也被接入了值为If的电流I6，该电流流经了第一电流镜电路10的MOSFET mp6，其用途在下文中叙述，从而被提供给最低的第一晶体管Q1的电流总和是n3If。
提供给第一与第二晶体管Q1、Q2、Q3和Q4的PTAT电流的值以及第一与第二晶体管Q1、Q2、Q3和Q4的射极面积都应适当地选取，从而使得第二晶体管Q3与Q4的工作电流密度低于第一晶体管Q1和Q2的工作电流密度，以便在主要电阻R1两端产生校准PTAT电压ΔVbe。第一晶体管堆8中第一晶体管Q1和Q2的射极面积相似，假设它们为单位面积。第二晶体管堆9中最低的第二晶体管Q3的射极面积大于第一晶体管堆8中最低的第一晶体管Q1的射极面积，而且在本发明的该实施例中，是最低第一晶体管Q1的射极面积的n1倍。第二晶体管堆9中最高的第二晶体管Q4的射极面积大于第一晶体管堆8中最高的第一晶体管Q2的射极面积，而且在本发明的该实施例中，是最高第一晶体管Q2的射极面积的n2倍，因此也是最低第一晶体管Q1的射极面积的n2倍。
一个CTAT电流生成电路12在线路14上提供值为Icr的CTAT校准电流I7，该电流与PTAT电流I3相加，并被提供给第二晶体管堆9中最低的第二晶体管Q3的射极，从而提供带有TlnT温度曲率成分的校准PTAT电压ΔVbe，该电压形成在主要电阻R1两端，且所述的曲率成分与最低第一晶体管Q1的基极-射极CTAT电压的TlnT温度曲率成分互补，这将在下文中说明。所述的CTAT电流生成电路12中包括一个电阻R2，第一晶体管堆8中最低的第一晶体管Q1的基极-射极CTAT电压通过一个连接成二极管形式的MOSFET mn1以及一个MOSFET mn2被映射到电阻R2两端。电阻R2两端基极-射极CTAT电压使得电阻R2吸收一个值为Icr的CTAT电流I8，该电流流经了第二电流镜电路15中的MOSFET mp8。电阻R2吸收的值为Icr的电流I8在第二电流镜电路15中被一个MOSFET mp7镜像，该MOSFET在线路14上提供值为Icr的CTAT校准电流I7。
CTAT校准电流I7的值Icr对PTAT电流I3的值If的比例是PTAT电压从主要电阻R1映射到次要电阻R3上的增益因数的函数，同时也是饱和电流温度指数的函数，该指数在下文中用σ表示，所述的PTAT电流I3被提供给最低第二晶体管Q3以产生校准PTAT电压ΔVbe中的TlnT温度曲率成分，而PTAT电压则形成在主要电阻R1两端。一个扩散硅结的饱和电流温度指数值通常约为4。因此，例如，如果形成在次要电阻R3两端的缩放校准PTAT电压是从主要电阻R1两端的校准PTAT电压缩放而来并且增益因数为2，并且饱和电流温度指数是4，那么提供给最低第二晶体管Q3的射极的电流就应该是与温度无关的。换句话说，PTAT电流的值If与CTAT校准电流的值Icr之和应该是与温度无关的常量。通过将CTAT校准电流值Icr与PTAT电流值If的比例设为等于1来实现这一点，所述的PTAT电流是提供给最低第二晶体管Q3的射极的。换句话说，CTAT校准电流值Icr应该被设为等于提供给最低第二晶体管Q3的射极的PTAT电流值If。通过适当选取MOSFET mp7与mp8的面积来实现这一点。另一方面，如果所述的饱和电流温度指数大于4，那么CTAT校准电流值Icr就应该大于提供给最低第二晶体管Q3的射极的PTAT电流I3，以便在主要电阻R1两端形成具有适当的TlnT温度曲率成分的校准PTAT电压。饱和电流温度指数高于4越多，CTAT校准电流值Icr就越大，这对于校准PTAT电压从主要电阻R1到次要电阻R3的固定增益因数来说是必要的。
下面将说明带隙电压参考电路1的工作原理。
已知一个双极型晶体管在绝对温度T°Kelvin下的基极-射极电压公式如下Vbe(T)=VG0(1-TT0)+Vbe0TT0-σkTqln(TT0)+kTqln(IcIc0)---(1)]]>其中Vbe(T)是双极型晶体管在T Kelvin温度下与温度相关的基极-射极电压，VG0是带隙能量电压，对于硅材料假设为约1.205V，T是绝对工作温度，用Kelvin度数衡量，T0是参考温度(通常是工作温度范围的中点)，以Kelvin度数衡量，Vbe0是双极型晶体管在参考温度T0的基极-射极电压，κ是波尔兹曼常数，q是电子电荷，σ是饱和电流温度指数(在SPICE TM电路仿真程序中为XTI，对于扩散型硅结，其值约为4)，Ic是双极型晶体管的集电极电流，以及Ic0是双极型晶体管在参考温度T0下的集电极电流。
方程(1)中的前两项显示出基极-射极电压随温度提高而线性下降的趋势。该方程中的最后两项是基极-射极电压中的非线性项，它们被称为该电压未经校准的温度曲率成分。
第一晶体管Q1和Q2以及第二晶体管Q4都被一个PTAT电流偏置如下IcIc0=TT0---(2)]]>相应地，第一晶体管Q1和Q2以及第二晶体管Q4在温度TKelvin下的基极-射极电压由下列三个方程给出对于最低的第一晶体管Q1，VbeQ1(T)=VG0(1-TT0)+VbeQ1(T0)TT0-(σ-1)kTqln(TT0)---(3)]]>对于最高的第一晶体管Q2，VbeQ2(T)=VG0(1-TT0)+VbeQ2(T0)TT0-(σ-1)kTqln(TT0)---(4)]]>对于最高的第二晶体管Q4，VbeQ4(T)=VG0(1-TT0)+VbeQ4(T0)TT0-(σ-1)kTqln(TT0)---(5)]]>最低第二晶体管Q3被一个不同的电流偏置，即值为If的PTAT电流I3加上值为Icr的CTAT电流I7。相应地，对于第三晶体管Q3有IcIc0=(TT0)-n---(6)]]>其中n是最低第二晶体管Q3的射极电流的负温度指数。因此，对于温度无关的恒定电流n＝0，而对于PTAT电流则n＝-1。
相应的，当最低第二晶体管Q3根据方程(6)的电流偏置时，该最低第二晶体管Q3在温度T Kelvin下的基极-射极电压为VbeQ3(T)=VG0(1-TT0)+VbeQ3(T0)TT0-(σ+n)kTqln(TT0)---(7)]]>相应地，第一与第二晶体管Q1至Q4在参考温度T0下的基极-射极电压为对于最低第一晶体管Q1，VbeQ1(T0)=kT0qln(n3If(T0)Is(T0))---(8)]]>
对于最高第一晶体管Q2，VbeQ2(T0)=kT0qln(n4If(T0)Is(T0))---(9)]]>对于最高第二晶体管Q4，VbeQ4(T0)=kT0qln(If(T0)n2Is(T0))---(10)]]>对于最低第二晶体管Q3，VbeQ3(T0)=kT0qln(If(T0)+Ic(T0)n1Is(T0))=kT0qln(IQ3ϵ(T0)n1Is(T0))---(11)]]>其中Is是第一与第二晶体管Q1至Q4各自的饱和电流，该电流与射极面积成正比，且与温度及工艺高度相关。If是在第一电流镜电路中产生的PTAT电流，n3和n4是对应于图1中的PTAT电流If的缩放值，n1和n2是第二晶体管Q3与Q4的射极面积各自相对于第一晶体管Q1与Q2的射极面积，如上文中参照图1所述的那样。
在方程(8)、(9)、(10)和(11)中，可以假定射极与集电极电流相等，并且假定饱和电流Is与射极面积成正比。
相应地，产生在主要电阻R1两端的电压ΔVbe就可以由下列方程给出ΔVbe＝VbeQ1(T)+VbeQ2(T)-VbeQ3(T)-VbeQ4(T) (12)根据方程(3)至(7)以及(8)至(11)，方程(12)变成ΔVbe=kTqln(n3n4If(T0)If(T0)Is(T0)Is(T0))(n1n2Is(T0)Is(T0)If(T0)IQ3e(T0))+(n+1)kTqln(TT0)---(13)]]>方程(13)可被改写为ΔVbe=kTqln(n1n2n3n4If(T0)IQ3e(T0))+(n+1)kTqln(TT0)---(14)]]>如果我们假定第一晶体管Q1与Q2各自具有单位射极面积，那么IsQ1＝IsQ2＝Is由于最低第二晶体管Q3的射极面积是最低第一晶体管Q1射极面积的n1倍，因此对应于最低第二晶体管Q3的饱和电流是IsQ3＝n1Is
对应于最高第二晶体管Q4的饱和电流是IsQ4＝n2Is对应于最低第一晶体管Q1的集电极电流是Ic1＝(n3-1)If+If＝n3If对应于最高第一晶体管Q2的集电极电流是Ic2＝n4If最低第二晶体管Q3的集电极电流是集电极电流If(PTAT)加上CTAT校准电流Icr，其中CTAT校准电流Icr=Vbe1R2,]]>R2是电阻R2的阻值。
最高第二晶体管Q4的集电极电流是Ic4＝If。
带隙电压参考电路1形成在输出端5与接地端3之间的电压参考Vref等于最低第一晶体管Q1的基极-射极电压加上次要电阻R3两端的电压降，所述的电压参考由下列方程给出Vref=VG0(1-TT0)+VbeQ1(T0)TT0-(σ-1)kTqln(TT0)+R3R1(n3-1)ΔVbe---(15)]]>其中R1和R3分别是主要电阻R1和次要电阻R3的阻值。
方程(15)可以被改写为Vref=VG0-ATT0+BkTqln(TT0)---(16)]]>其中A=VG0-VbeQ1(T0)-R3R1(n3-1)kT0qln(n1n2n3n4If(T0)IQ3e(T0))---(17)]]>且B=-σ+1+R3R1(n3-1)(n+1)---(18)]]>为了使电压参考Vref与温度无关，A与B的值必须为0。当A与B的值均为0时，电压参考Vref就等于最低第一晶体管Q1的带隙电压VG0。
有多种方法可以将A与B的值设为0。一种选择是向最低第二晶体管Q3的射极强行加入一个与温度无关的恒定电流。通过分别选取送往第二晶体管Q3射极的CTAT校准电流与PTAT电流的值Icf与If以让它们在室温下彼此相等，第二晶体管Q3的射极电流就可以保持恒定且与温度无关。如果如此选取第二晶体管Q3的射极电流，那么第二晶体管Q3在参考温度下的射极电流公式可以如下表示IQ3e(T0)＝2If(T0)(19)B的值可以按下列方式设为0由于最低第二晶体管Q3的射极电流为常量，方程(6)中第二晶体管Q3的射极电流的负温度指数n就等于0。
因此，在B等于0且n等于0的情况下，方程(18)变成R3R1(n3-1)=σ-1---(20)]]>方程(20)中的左手项代表了PTAT增益。该方程表明校准PTAT电压的增益必须等于最低第一晶体管Q1的基极-射极电压的曲率电压(K.T/q*log(T/T0))系数。
对于扩散型的硅结，σ等于4，因此需要PTAT增益等于3。这一点可以通过恰当地调节电阻比例R3/R1以及电流比例n3来完成。如果主要与次要电阻R1和R3分别被选为相同的电阻值，那么电流比例n3就可以被设为等于4。或者，第二电阻R3的阻值也可以被选为两倍于主要电阻R1的阻值，并且电流比例n3可以被设为等于5/2。
为了在主要电阻R1两端形成ΔVbe的值以便满足方程(17)中A等于0的要求，则需要满足下列条件如果VG0=1.205V;VbeQ1(T0)=0.7V;KT0q=0.026V;n3=n4---(21)]]>且根据方程(17)有n1n2＝81，因此得到n1＝n2＝9。
相应地，通过分别选取提供给第二晶体管Q3的CTAT校准电流的值Icr和PTAT电流的值If以让两者在室温下相等，选取主要电阻与次要电阻R1和R3让它们彼此相等，让电流比例n3等于4，让电流比例n4等于电流比例n3，并且让面积比例n1和n2彼此相等且都等于9，这样电压参考Vref就会等于最低第一晶体管Q1的带隙电压VG0，而且是与温度无关的。或者，如果次要电阻R3的阻值被选取为两倍于主要电阻R1的阻值，如果电流比例n3被设为等于 其余的变量就如上所述，那么带隙电压参考电路1的参考电压Vref就等于最低第一晶体管Q1的带隙电压VG0。
将A和B的值设为0的另一种方法是适当选择被提供给最低第二晶体管Q3射极的CTAT校准电流与PTAT电流之比，使得加载到所述射极的电流主要是CTAT电流。众所周知，如果向晶体管射极加入的主要是CTAT电流，那么射极电流的斜率就会变负，且基极-射极温度曲率电压就会被扩大。因此，如果CTAT校准电流在最低第二晶体管Q3的射极电流中占据足够高的份额，那么基极-射极温度曲率电压就会被扩大到一定的水平，此时校准PTAT电压的增益以及曲率电压系数等于2。因此，为了确保方程(18)中B的值等于0，方程(18)在b等于0的情况下可以被改写为n=σ-1R3R1(n3-1)---(22)]]>如果n3＝n4＝3，且其他值都与方程(21)中的相同，那么方程(6)中最低第二晶体管Q3的射极电流的负温度指数n就等于0.5。因此，被加载到最低第二晶体管Q3射极中的电流应该在一个恒定电流与CTAT电流之间，从而有下列方程成立R3R1(n3-1)=σ-1---(23)]]>在本例中，n1n2＝5502，因此n1＝n2＝74。
从上文可见，如果集成电路芯片的硅面积是关键因素，那么向最低第二晶体管Q3的射极强行加入一个恒定的温度无关的电流是比较理想的选择，因为在这种情况下校准PTAT电压的必要增益主要来自次要电阻R3对主要电阻R1的阻值之比以及电流比例n3，因此第二晶体管Q3和Q4所需的晶体管面积相对较小。如果可用于第二晶体管Q3和Q4的硅面积并不重要，那么向最低第二晶体管Q3的射极强行加入一个占主导地位的CTAT校准电流的电流就是理想的选择。后一种选择(即向最低第二晶体管Q3的射极强行加入占主导地位的CTAT校准电流的电流)对于运放A1以及第一和第二电流镜电路的偏置更不敏感。
现在参见图2，图中示出了一种带隙电压参考电路，用索引标号20表示，该电路用于产生一个温度稳定且经过TlnT曲率校准的DC温度参考。带隙电压参考电路20与带隙电压参考电路1基本相似，并且其中相似的单元都用相同的索引标号标出。电压参考电路20与电压参考电路1之间的主要差别在于前者提供了用于校准电压参考电路20的第一与第二校正电路21和22。第一校正电路21用于校正CTAT校准电流I7，该电流通过线路14被送入最低第二晶体管Q3射极，用于调节CTAT校准电流I7的值Icr。第一校正电路21中包括一个第一可编程电流数字模拟转换器(DAC)23，该转换器输出一个CTAT校正电流ΔIcr，该电流与通过线路14送入最低第二晶体管Q3射极的CTAT校准电流I7相加。CTAT校正电流ΔIcr是根据CTAT电流I9得到的，而电流I9则是从第二电流镜电路15经由MOSFET mp9得到的。CTAT校正电流ΔIcr的值可以通过对第一电流DAC 23进行适当的编程来选取。
第二校正电路22中包括一个第二可编程电流DAC 24，一个PTAT电流I10被送入该DAC，而电流I10则是从第一电流镜电路10经由一个MOSFET mp10得到的。第二DAC 24可以对形成在次要电阻R3两端的经过缩放的PTAT电压进行较粗的调节，以及对最低第一晶体管Q1的基极-射极CTAT电压进行细致的调节。第二DAC 24通过次要电阻R3提供并接收校正电流ΔIpc，以便调节形成在次要电阻R3两端的校准PTAT电压。校正电流ΔIpc的值及其方向可以通过对第二DAC 24进行适当的编程来选择，从而可以向上或向下调节形成在次要电阻R3两端的校准PTAT电压。由于第二DAC 24提供并接收校正电流ΔIpc，因此校正电流ΔIpc对最低第一晶体管Q1的射极电流没有影响。第二DAC 24还可以被编程来提供一个校正电流ΔIpf，该电流可以被送入最低第一晶体管Q1以便精细调节最低第一晶体管Q1的基极-射极CTAT电压。
一个非易失性存储器(未示出)被用来在最终测试及封装阶段对第一及第二DAC 23和24进行编程。
现在参见图3和图4，图3示出了仿真测试的结果，该测试是在对图2所示的带隙电压参考电路20进行计算机仿真的基础上进行的，图4则示出了一些测试结果，该测试是对图2所示的带隙电压参考电路20的CMOS实现进行的。图3示出了带隙电压参考电路20的三个电压波形，这些波形以毫伏为单位，并且对照-42℃至+85℃温度范围内的温度绘出。波形A示出了形成在输出端5与接地端3之间的电压参考Vref，从图中可见，该电压在整个-42℃至+85℃的温度范围内基本恒定。波形B示出了最低第一晶体管Q1未经校准的基极-射极CTAT电压，波形C示出了形成在次要电阻R3两端的经过缩放的校准PTAT电压。如图所示，形成在次要电阻R3两端的校准PTAT电压具有TlnT温度曲率，且该温度曲率与最低第一晶体管Q1未经校准的基极-射极CTAT电压的TlnT温度曲率互补。
图4示出了带隙电压参考电路20的参考电压Vref相对直线恒定电压的偏差，并在-40℃至+120℃的温度范围内以放大的尺度绘出。电压以毫伏为单位，温度以摄氏度为单位。如图所示，相对于直线恒定电压的最大正偏差出现在100℃处，且不大于0.034毫伏，最大负偏差出现在0℃处且仅为0.018毫伏。
由此可以看出，在输出端5与接地端3之间输出的电压参考Vref基本保持恒定，并且在-40℃至+120℃这样很宽的温度范围内基本与温度无关。
现在参见图5，该图中示出了符合本发明另一个实施例的带隙电压参考电路，用索引标号40表示。该带隙电压参考电路40与图1所示的带隙电压参考电路基本相似，且其中类似的部件都用相同的索引标号表示。带隙电压参考电路40与电路1之间的主要差别在于，电路40中的带隙单元7中仅包括一个第一双极型晶体管Q1和一个第二双极型晶体管Q3，而不是在带隙单元7中包括第一与第二晶体管堆以在主要电阻R1两端产生差分电压ΔVbe。第二晶体管Q3的射极面积是第一晶体管Q1射极面积的n1倍，这一点已经通过参照图1中所示的带隙电压参考电路有所说明了。通过主要电阻R1向第二晶体管Q3的射极提供值为If的PTAT电流I2。CTAT校准电流Icr在线14上被提供到第二晶体管Q3的射极。第一晶体管Q1通过第二电阻R3被提供值为(n3-1)If的PTAT电流I5。电压参考形成在端子5和地3之间。因为晶体管Q2和Q4被带隙电压参考电路40省略，不需要PTAT电流I3和I4，因此MOSFETs mp3和mp4从第一电流镜电路10省略。
另外，图5所示的带隙电压参考电路40与图1所示的电路相似，并且在主要电阻R1两端产生的PTAT差分电压ΔVbe与第一和第二晶体管Q1和Q3的基极-射极电压差成正比，且该差分电压被缩放到次要电阻R3上。
尽管参照图1所述的带隙电压参考电路所包括的第一与第二晶体管堆各自含有两个晶体管，但是可以想象，所述的第一与第二晶体管堆也可以包括两个以上的晶体管，但是每个晶体管堆中的晶体管数量应该相同。
还应该理解的是，第一与第二晶体管堆中的各个晶体管可以由多个晶体管构成，以便得到必需的射极面积。例如，每个第一晶体管可以单个具有单位射极面积，而第二晶体管堆中对应的各个晶体管则可以是多个各自具有单位射极面积的晶体管构成以便叠加成合适的射极面积。
尽管PTAT与CTAT电流都被描述成是由电流镜电路产生的，但也可以使用其他合适的方法来提供这些PTAT与CTAT电流，这样作不会偏离本发明的范围。
还应该理解的是，除了运放以外，还可以使用其他方式来产生第一电压电平。
可以想象，在某些情况下，主要电阻可以被设置在第二晶体管堆中的某个位置上，而不必被连接在第二晶体管堆中最高第二晶体管的射极与运放的反相输入端之间。例如，在某些情况下，主要电阻可以位于任意两个堆叠的第二晶体管之间。
尽管CTAT校准电流被描述成是被提供给第二晶体管堆中最低第二晶体管的射极的，但是应该理解的是，CTAT校准电流不必被提供给最低第二晶体管，该CTAT校准电流还可以被提供给第二晶体管堆中任意一个第二晶体管的射极。实际上，在某些情况下，一个CTAT校准电流可以被提供给第二晶体管堆栈中一个以上的第二晶体管的射极。
尽管形成在主要电阻R1两端且具有互补的TlnT温度曲率校准特性的校准PTAT电压被描述成是被映射到次要电阻R3上的，但是对于精通本技术的人来说很明显的是，未必要将校准PTAT电压从主要电阻缩放到次要电阻上。形成在次要电阻两端的校准PTAT电压的值可以与形成在主要电阻两端的电压值相同。还应该理解的是，除了第一晶体管堆中的一个晶体管之外，具有互补TlnT温度曲率校准特性的校准PTAT电压还可以与第一晶体管堆中任何一个晶体管的未经校准的基极-射极CTAT电压组合在一起。例如，具有互补TlnT温度曲率校准特性的PTAT电压可以与带隙单元之外的一个晶体管的未经校准的基极-射极CTAT电压组合。在该情况下，可以想象需要用一个次要电阻来辅助具有TlnT温度曲率校准特性的校准PTAT电压与这种晶体管的未经校准的基极-射极CTAT电压的相加。
尽管第一与第二晶体管堆中的第一与第二晶体管被描述成是集电极被保持在同一电压电平上，但是在某些情况下，可以想象这一点并不必要，但是，通过将第一与第二晶体管堆中的第一与第二晶体管的集电极保持在同一电压电平上，符合本发明的带隙电压参考电路就特别适合用CMOS工艺来实现了。
权利要求
1.一种带隙电压参考电路，用于提供经过TlnT温度曲率校准的温度稳定电压参考，该带隙电压参考电路中包括至少一个第一晶体管和至少一个第二晶体管，并对所述的晶体管分别提供PTAT电流，其中至少一个第二晶体管的工作电流密度低于至少一个第一晶体管的工作电流密度，并且所述的至少一个第二晶体管与至少一个第一晶体管协同工作来产生一个校准PTAT电压，该电压与所述第一及第二晶体管的基极-射极电压差成正比，用于与未经校准的晶体管基极-射极CTAT电压组合来产生所述的电压参考，其中一个CTAT校准电流与PTAT电流一同被提供给所述的至少一个第二晶体管中的一个，用以产生所述的校准PTAT电压，该电压的曲率与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补，因而当校准PTAT电压与未经校准的晶体管基极-射极CTAT电压组合时，产生的电压参考是温度稳定且经过TlnT温度曲率校准的。
2.根据权利要求1中所述的带隙电压参考电路，其中所述的CTAT校准电流对PTAT电流的比例是根据所述至少一个第二晶体管的面积对所述至少一个第一晶体管的面积之比来选择的。
3.根据权利要求1中所述的带隙电压参考电路，其中提供了一个主要电阻与第一及第二晶体管协同工作，从而将对应于第一及第二晶体管的基极-射极电压差的校准PTAT电压产生在所述的主要电阻两端。
4.根据权利要求3中所述的带隙电压参考电路，其中所述的至少一个第一晶体管被连接在一个第一电压电平与一个第二电压电平之间，所述的第二电压电平与第一电压电平不同，并且至少有一个第二晶体管与所述的主要电阻串连、并被连接在所述的第一电压电平与第二电压电平之间。
5.根据权利要求3中所述的带隙电压参考电路，其中所述的被提供给第二晶体管的PTAT电流是经过所述的主要电阻提供给第二晶体管的，所述的第二晶体管与主要电阻相连。
6.根据权利要求4中所述的带隙电压参考电路，其中所述的第一与第二晶体管的集电极都被保持在一个公共的电压电平上，并且所述的PTAT电流被提供给第一与第二晶体管的射极，所述的CTAT校准电流被提供给所述第二晶体管的射极。
7.根据权利要求6中所述的带隙电压参考电路，其中所述的公共电压电平与所述的第二电压电平相等。
8.根据权利要求6中所述的带隙电压参考电路，其中所述的主要电阻被连接在所述的第一电压电平与所述至少一个第二晶体管之一的射极之间。
9.根据权利要求3中所述的带隙电压参考电路，其中提供一个次要电阻，其中所述的校准PTAT电压从所述的主要电阻映射到所述次要电阻的两端，所述的次要电阻与晶体管协同工作，该晶体管未经校准的基极-射极CTAT电压要与所述的校准PTAT电压组合以叠加所述校准PTAT电压和所述晶体管的未经校准的基极-射极CTAT电压，从而产生电压参考。
10.根据权利要求9中所述的带隙电压参考电路，其中所述的校准PTAT电压是从主要电阻缩放到次要电阻上的。
11.根据权利要求1中所述的带隙电压参考电路，其未经校准的基极-射极CTAT电压要与PTAT校准电压组合在一起的晶体管是所述至少一个第一晶体管中的一个。
12.根据权利要求9中所述的带隙电压参考电路，其中所述的CTAT校准电流是根据校准PTAT电压从主要电阻到次要电阻的增益来选取的。
13.根据权利要求4中所述的带隙电压参考电路，其中所述的电路包括一个第一晶体管和一个第二晶体管，第一与第二晶体管的基极都被保持在所述的第二电压电平上。
14.根据权利要求4中所述的带隙电压参考电路，其中所述的多个第一晶体管被安排在一个第一晶体管堆中，从而这些第一晶体管的基极-射极电压被叠加在一起来提供一个第一堆的基极-射极电压，而所述的多个第二晶体管被安排在一个第二晶体管堆中，从而将这些第二晶体管的基极-射极电压叠加以提供第二堆的基极-射极电压，第二堆中的第二晶体管数量与第一堆中的第一晶体管数量对应，并且要分别向第一与第二晶体管提供PTAT电流。
15.根据权利要求14中所述的带隙电压参考电路，其中所述的每个第一晶体管的基极都与第一晶体管堆中下一个较低的第一晶体管的射极相连，并且每个第二晶体管的基极都与第二晶体管堆中下一个较低的第二晶体管的射极相连。
16.根据权利要求14中所述的带隙电压参考电路，其中所述的主要电阻被连接在所述第二晶体管堆中最高的第二晶体管与所述的第一电压电平之间。
17.根据权利要求14中所述的带隙电压参考电路，其中所述的CTAT校准电流被提供给第二晶体管堆中最低的第二晶体管。
18.根据权利要求14中所述的带隙电压参考电路，其中所述的第一与第二晶体管堆中各自最低的第一与第二晶体管的基极都被连接到第二电压电平上。
19.根据权利要求14中所述的带隙电压参考电路，其未经校准的基极-射极CTAT电压要与所述的校准PTAT电压组合起来的晶体管是所述第一晶体管堆中最低的第一晶体管。
20.根据权利要求1中所述的带隙电压参考电路，其中所述的CTAT校准电流是根据所述晶体管的未经校准的基极-射极CTAT电压推得的，并且该CTAT电压要与校准PTAT电压组合在一起。
21.根据权利要求1中所述的带隙电压参考电路，其中提供了一个第一校正电路来调节所述的CTAT校准电流。
22.根据权利要求9中所述的带隙电压参考电路，其中提供了一个第二校正电路来调节通过次要电阻提供的PTAT电流，用于调节在次要电阻两端产生的校准PTAT电压。
23.根据权利要求22中所述的带隙电压参考电路，其中所述的第二校正电路用于调节被提供给晶体管的PTAT电流，该晶体管的未经校准的基极-射极CTAT电压要与所述的校准PTAT电压组合在一起。
24.根据权利要求1中所述的带隙电压参考电路，其中所述的电路是用CMOS实现的。
25.一种PTAT电压生成电路，用以产生一个PTAT电压，该PTAT电压的曲率与一个晶体管基极-射极CTAT电压的未经校准的TlnT温度曲率互补，所述的PTAT电压生成电路包括至少一个第一晶体管和至少一个第二晶体管，并分别为它们提供PTAT电流，所述的至少一个第二晶体管的工作电流密度低于所述至少一个第一晶体管的工作电流密度，并且与所述的至少一个第一晶体管协同工作以产生一个PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，其中一个CTAT校准电流与PTAT电流一同被提供给所述至少一个第二晶体管中的一个，以便产生所述的PTAT电压，该电压的曲率与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补。
26.根据权利要求25中所述的PTAT电压生成电路，其中CTAT电流对PTAT电流的比例是根据所述至少一个第二晶体管的面积对所述至少一个第一晶体管的面积的比例来选取的。
27.根据权利要求25中所述的PTAT电压生成电路，其中提供了一个主要电阻来与所述的第一及第二晶体管协同工作，从而将对应于第一与第二晶体管的基极-射极电压差的PTAT电压产生在所述主要电阻的两端。
28.根据权利要求27中所述的PTAT电压生成电路，其中所述的至少一个第一晶体管被连接在一个第一电压电平与第二电压电平之间，该第二电压电平与第一电压电平不同，并且其中至少一个第二晶体管与所述的主要电阻串连并且被连接在所述的第一电压电平与第二电压电平之间。
29.根据权利要求27中所述的PTAT电压生成电路，其中所述的被提供给第二晶体管的PTAT电流是经过所述的主要电阻提供给第二晶体管的，该第二晶体管与所述的主要电阻相连。
30.根据权利要求28中所述的PTAT电压生成电路，其中所述的第一与第二晶体管的集电极被保持在一个公共的电压电平上，并且PTAT电流被提供给第一及第二晶体管的射极，CTAT校准电流则被提供给第二晶体管的射极。
31.根据权利要求30中所述的PTAT电压生成电路，其中所述的公共电压电平与所述的第二电压电平相同。
32.根据权利要求28中所述的PTAT电压生成电路，其中提供了多个第一晶体管，并将它们安置在一个第一晶体管堆中，每个第一晶体管的基极都与第一晶体管堆中的下一个较低的晶体管的射极相连，从而这些第一晶体管的基极-射极电压被叠加在一起来提供第一堆的基极-射极电压，还有多个第二晶体管被安置在一个第二晶体管堆中，每个第二晶体管的基极与第二晶体管堆中下一个较低的晶体管的射极相连，从而这些第二晶体管的基极-射极电压被叠加在一起来提供第二堆的基极-射极电压，第二堆中第二晶体管的数量对应于第一堆中第一晶体管的数量，且分别向这些第一及第二晶体管提供PTAT电流。
33.根据权利要求32中所述的PTAT电压生成电路，其中所述的主要电阻被连接在第二晶体管堆中最高的第二晶体管与第一电压电平之间，并且所述的CTAT校准电流被提供给第二晶体管堆栈中最低的第二晶体管，第一与第二晶体管堆中各自最低的第一与第二晶体管的基极都被连接到第二电压电平上。
34.一种用于产生温度稳定的且带有TlnT温度曲率校准的带隙电压参考的方法，所述的方法包括下列步骤提供至少一个第一晶体管和至少一个第二晶体管，至少一个第二晶体管与至少一个第一晶体管协同工作来产生一个校准PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，分别向所述的至少一个第一晶体管及至少一个第二晶体管提供PTAT电流，让所述的至少一个第二晶体管的工作电流密度低于所述的至少一个第一晶体管的工作电流密度，以便产生校准PTAT电压，以及将所述的校准PTAT电压与未经校准的晶体管基极-射极CTAT电压组合以产生所述的电压参考，其中所述的方法还包括下列步骤将一个CTAT校准电流与所述的PTAT电流一同提供给所述的至少一个第二晶体管之一，以便产生校准PTAT电压，该电压的曲率特性与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补，从而当所述校准PTAT电压与未经校准的晶体管基极-射极CTAT电压组合在一起时，所产生的电压参考是温度稳定且经过TlnT温度曲率校准的。
35.根据权利要求34中所述的方法，其中所述的PTAT电流被提供给所述第一及第二晶体管的射极，并且所述的CTAT校准电流被提供给所述第二晶体管的射极。
36.根据权利要求34中所述的方法，其中所述的CTAT校准电流对PTAT电流的比例是根据所述至少一个第一晶体管的面积与所述至少一个第二晶体管的面积之比而选取的。
37.一种用于产生PTAT电压的方法，该电压的曲率特性与晶体管基极-射极CTAT电压的未经校准的TlnT温度曲率互补，所述的方法包括下列步骤提供至少一个第一晶体管和至少一个第二晶体管，至少一个第二晶体管与至少一个第一晶体管协同工作来产生一个PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，分别向所述的至少一个第一晶体管及至少一个第二晶体管提供PTAT电流，以及让所述的至少一个第二晶体管的工作电流密度低于所述的至少一个第一晶体管的工作电流密度，以便产生所述PTAT电压，该电压与第一及第二晶体管的基极-射极电压差成正比，其中所述的方法还包括下列步骤将一个CTAT校准电流与所述的PTAT电流一同提供给所述的至少一个第二晶体管中的一个，以便产生所述PTAT电压，该电压的曲率特性与未经校准的晶体管基极-射极CTAT电压的TlnT温度曲率互补。
38.根据权利要求37所述的方法，其中所述的PTAT电流被提供给第一与第二晶体管的射极，而CTAT校准电流则被提供给第二晶体管的射极。
39.根据权利要求37所述的方法，其中所述的CTAT校准电流对PTAT电流的比例是根据所述至少一个第一晶体管的面积对所述至少一个第二晶体管的面积之比来选取的。
全文摘要
一种带隙电压参考电路(1)包括一个带隙单元(7)，该带隙单元中包括第一(Q1，Q2)与第二晶体管(Q3，Q4)，它们分别被设置来产生一个校准PTAT电压(AVbe)，该电压与第一及第二晶体管堆(8，9)的基极－射极电压差成正比，且被形成在一个主要电阻(R1)两端。一个第一电流镜电路(10)向第一与第二晶体管(Q1，Q4)的射极提供PTAT电流(12至15)，一个运算放大器(A1)将第一晶体管堆(8)中第一晶体管(Q2)射极上的电压保持在与电阻(R1)上的电压相同的电平上，并接收一个来自第一电流镜电路(10)的PTAT电流，其他PTAT电流都是从该PTAT电流镜像而得到的。形成在主要电阻(R1)两端的校准PTAT电压(dVbe)被缩放到一个次要电阻(R3)两端，并与第一晶体管堆(8)中第一晶体管(Q1)未经校准的基极－射极CTAT电压叠加，从而在输出端(5)与接地端(3)之间提供电压参考。一个CTAT校准电流(Icr)与PTAT电流(13)相加，并被提供给第二晶体管堆(9)中第二晶体管(Q3)的射极，从而形成在主要电阻(R1)两端的校准PTAT电压(dVbe)具有与第一晶体管(Q1)未经校准的基极－射极CTAT电压的TlnT温度曲率互补的TlnT曲率。这样，形成在输出端(5)与接地端(3)之间的参考电压就是温度稳定且经过TlnT温度曲率校准的。CTAT校准电流是在一个CTAT电流生成电路(12)中根据第一晶体管(Q1)的基极－射极CTAT电压产生的，且流经了第二电流镜电路(15)。
文档编号G05F3/30GK1739075SQ200480002422
公开日2006年2月22日 申请日期2004年2月23日 优先权日2003年2月27日
发明者史蒂文·马林卡 申请人:阿纳洛格装置公司