专利名称：电压调节器的制作方法
技术领域：
本发明涉及以输出电压恒定的方式工作的电压调节器。
背景技术：
对现有的电压调节器进行说明。图4是示出现有的电压调节器的图。
如果输出电压V0UT升高，则分压电路92的分压电压VFB也升高。这时，放大器94 对分压电压VFB和基准电压VREF进行比较，如果分压电压VFB高于基准电压VREF，则控制 信号VC也升高。于是，输出晶体管91的导通电阻变大，输出电压VOUT降低。因此，输出电 压VOUT恒定。 此外，如果输出电压VOUT降低，则分压电路92的分压电压VFB也降低。这时，放 大器94对分压电压VFB和基准电压VREF进行比较，如果分压电压VFB低于基准电压VREF， 则控制信号VC也降低。于是，输出晶体管91的导通电阻变小，输出电压V0UT升高。因此， 输出电压VOUT恒定。 这里，假设输出电压VOUT进一步降低而低于规定电压。即，假设输出电压VOUT为 下冲(undershoot)。于是，电流加法电路95对放大器94进行控制以增大放大器94的工 作电流。由此，放大器94的响应特性良好，下冲得到迅速改善，电压调节器的下冲特性良好 (例如参照专利文献1)。专利文献1日本特开2005-115659号公报 这里，有时设置有作为保护功能的输出电流限制电路，该保护功能是指，当输出电 流达到过电流时，限制输出电流以降低输出电压V0UT。 这时，在现有技术中，即使作为保护功能的输出电流限制电路降低了输出电压 V0UT，但电流加法电路95会将输出电压V0UT视为下冲而提高输出电压V0UT。即，保护功能 不起作用。因此，电压调节器的电路工作不稳定。
发明内容
本发明鉴于上述问题，提供一种电路工作稳定且能够提高下冲特性的电压调节 器。 本发明为了解决上述问题，提供一种电压调节器，该电压调节器以输出电压稳定 的方式工作，其特征在于，该电压调节器具有输出晶体管，其输出上述输出电压；下冲改 善电路，其以这样的方式工作当上述输出电压发生下冲时，提高上述输出电压；以及输出 电流控制电路，当输出电流达到过电流时，该输出电流控制电路控制上述输出晶体管的控 制端子电压，使得上述输出电流不超过上述过电流，并且停止上述下冲改善电路的功能。
在本发明中，当输出电流达到过电流时，输出电流控制电路停止下冲改善电路的 功能，因此，不会因下冲改善电路而提高输出电压，而是由作为保护功能的输出电流限制电 路来降低输出电压。因此，当产生过电流时，电压调节器的保护功能起作用，电压调节器的 电路工作稳定。
图1是示出本发明的电压调节器的框图。图2是示出本发明的电压调节器的电路图。图3是示出本发明的电压调节器的输出电压和输出电流的时序图。图4是示出现有的电压调节器的框图。标号说明10输出晶体管20分压电路30放大器40下冲改善电路42 比较器45反相器50输出电流限制电路
具体实施例方式
下面，参照附图来说明本发明的实施方式。 首先，对电压调节器的结构进行说明。图l是示出本发明的电压调节器的框图。图 2是示出本发明的电压调节器的电路图。 电压调节器具有输出晶体管10、分压电路20、放大器30、下冲改善电路40和输出 电流限制电路50。 下冲改善电路40具有偏置(offset)电压生成电路41、比较器42、 NMOS晶体管 43 44和反相器45。 输出电流限制电路50具有PMOS晶体管51 52、电阻53 54和NMOS晶体管55。
输出晶体管10的栅极与放大器30的输出端子连接，源极与电源端子连接，漏极与 电压调节器的输出端子连接。分压电路20设置在电压调节器的输出端子与接地端子之间。 放大器30的非反相输入端子与分压电路20的输出端子连接，反相输入端子与基准电压端 子连接。下冲改善电路40根据分压电压VFB、基准电压VREF以及控制信号①B来对控制信 号VC进行控制。输出电流限制电路50根据控制信号VC来对控制信号VC和控制信号①B 进行控制。 比较器42的非反相输入端子与基准电压端子连接，反相输入端子经由偏置电压 生成电路41与分压电路20的输出端子连接。NMOS晶体管43的栅极与比较器42的输出端 子连接，源极与接地端子连接，漏极与NMOS晶体管44的源极连接。NMOS晶体管44的栅极 与反相器45的输出端子连接，漏极与输出晶体管10的栅极连接。反相器45的输入端子与 PMOS晶体管51和电阻53的连接点连接。 PMOS晶体管51的栅极与输出晶体管10的栅极连接，源极与电源端子连接。在 PMOS晶体管51的漏极与接地端子之间设置有电阻53。 NMOS晶体管55的栅极与PMOS晶体 管51和电阻53的连接点连接，源极与接地端子连接。在电源端子与NMOS晶体管55的漏 极之间设置有电阻54。 PMOS晶体管52的栅极与电阻54和NMOS晶体管55的漏极的连接点连接，源极与电源端子连接，漏极与输出晶体管10的栅极连接。 输出晶体管10输出输出电压V0UT。分压电路20对输出电压V0UT进行分压，输出 分压电压VFB。放大器30对分压电压VFB和基准电压VREF进行比较。之后，当分压电压 VFB高于基准电压VREF时，放大器30对控制信号VC进行控制，以增大输出晶体管10的导 通电阻而使输出电压VOUT降低。此外，当分压电压VFB低于基准电压VREF时，放大器30 对控制信号VC进行控制，以减小输出晶体管10的导通电阻变小而使输出电压VOUT升高。 当输出电压VOUT发生下冲时，下冲改善电路40对控制信号VC进行控制，使输出电压VOUT 升高。当输出电流达到过电流IL时，输出电流控制电路50对控制信号VC进行控制，使得 输出电流IOUT不超过过电流IL，并且，输出电流控制电路50停止下冲改善电路40的功能。
在下冲改善电路40中，偏置电压生成电路41生成偏置电压V0。比较器42对在分 压电压VFB上加上偏置电压VO之后的电压与基准电压VREF进行比较，当判定为输出电压 VOUT发生了下冲时，对控制信号①A进行控制，使控制晶体管43导通。控制晶体管43根据 控制信号①A来控制控制信号VC。当输出电流IOUT达到过电流IL时，NMOS晶体管44和 反相器45停止下冲改善电路40的功能。 在输出电流控制电路50中，PMOS晶体管51根据输出电流IOUT而流过检测 (sense)电流。如果检测电流增大，则在电阻53上产生的电压升高，进而在电阻54上产生 的电压升高。当电阻53上产生的电压达到规定电压时(控制信号①B变为高电平(high) 时)，输出电流控制电路50停止下冲改善电路40的功能。此外，当电阻54上产生的电压达 到规定电压时，输出电流控制电路50对控制信号VC进行控制，使得输出电流IOUT不超过 过电流IL。 接着，对电压调节器的动作进行说明。图3是示出输出电压和输出电流的时序图。
在正常工作时(t0《t < tl)，如果输出电压VOUT升高，则分压电压VFB也升高。 此时，放大器30对分压电压VFB和基准电压VREF进行比较，如果分压电压VFB高于基准电 压VREF，则控制信号VC也变高。于是，输出晶体管10的导通电阻变大，输出电压VOUT降 低。因此，输出电压V0UT恒定。 此外，如果输出电压VOUT降低，则分压电压VFB也降低。这时，放大器30对分压 电压VFB和基准电压VREF进行比较，如果分压电压VFB低于基准电压VREF，则控制信号VC 也降低。于是，输出晶体管10的导通电阻变小，输出电压V0UT升高。因此，输出电压VOUT恒定。 当输出电压VOUT发生下冲时(tl《t《t2)，如果输出电压VOUT降低，则分压电压 VFB也降低。比较器42对在分压电压VFB上加上偏置电压V0之后的电压与基准电压VREF 进行比较，如果在分压电压VFB上加上偏置电压V0之后的电压低于基准电压VREF，则控制 信号①A变为高电平。于是，NM0S晶体管43导通。此夕卜，如后所述，由于输出电流IOUT小 于过电流IL，因此NMOS晶体管44也导通。由此，控制信号VC降低，输出晶体管10的导通 电阻变小，输出电压VOUT升高。因此，下冲迅速得到改善，电压调节器的下冲特性良好。这 时，在图3的表示输出电压VOUT的时序图中，由于下冲改善电路40的作用，输出电压VOUT 变为实线所示的波形，而在不存在下冲改善电路40的情况下，输出电压VOUT为虚线所示的 波形，输出电压VOUT从发生下冲到升高至规定电压的时间变长。 当输出电流IOUT达到过电流IL时(t > t3)，急剧变为重负载，输出电流IOUT变
5为过电流IL。基于输出晶体管10的输出电流IOUT，PMOS晶体管51流过检测电流，检测电 流增大，电阻53上产生的电压变高。当该电压高于NM0S晶体管55的阈值电压时，NMOS晶 体管55导通，NM0S晶体管55流过电流，在电阻54上产生的电压变高。当该电压高于PM0S 晶体管52的阈值电压的绝对值时，PM0S晶体管52导通，控制电压VC变高，输出晶体管10 的导通电阻变高，输出电压VOUT降低。这时，例如，输出电压V0UT变为0V。由此，当产生过 电流时，电压调节器得到保护。 这里，当电阻53上产生的电压(控制信号①B)高于反相器45的反相阈值电压时， 控制信号①B相对于反相器45为高电平，反相器45的输出电压变为低电平。于是，NM0S晶 体管44截止，因此，下冲改善电路40无法再对控制信号VC进行控制。由此，当产生过电流 时，下冲改善电路40的功能停止。 这样，当输出电流IOUT达到过电流IL时，输出电流控制电路50使下冲改善电路 40的功能停止，因此，不会因下冲改善电路40而提高输出电压VOUT，而是由作为保护功能 的输出电流限制电路50来降低输出电压V0UT。因此，当产生过电流时，电压调节器的保护 功能起作用，电压调节器的电路工作稳定。 另外，当输出电压V0UT发生下冲时，下冲改善电路40是通过降低控制信号VC来 使输出电压V0UT快速升高，不过，未作图示，也可以是下冲改善电路40增大放大器30的电 流源的驱动电流。 此外，下冲改善电路40是对分压电压VFB进行监视，不过，未作图示，也可以对输 出电压V0UT进行监视。这时，可以与将分压电压VFB变更为输出电压V0UT相对应地，适当 设定基准电压。 此外，下冲改善电路40是对具有某一分压比的分压电路20的输出电压(分压电 压VFB)进行监视，不过，未作图示，还可以监视新设置的具有其他分压比的分压电路的输 出电压。这时，可以与将分压电路20的输出电压变更为新设置的分压电路的输出电压相对 应地，适当设定基准电压。 此外，放大器30和下冲改善电路40是与同一基准电压端子连接，不过，未作图示， 也可以与不同的基准电压端子连接。
权利要求
一种电压调节器，该电压调节器以使输出电压恒定的方式工作，其特征在于，该电压调节器具有输出晶体管，其输出上述输出电压；下冲改善电路，其以这样的方式工作当上述输出电压发生下冲时，提高上述输出电压；以及输出电流控制电路，当输出电流达到过电流时，该输出电流控制电路控制上述输出晶体管的控制端子电压，使得上述输出电流不超过上述过电流，并且停止上述下冲改善电路的功能。
2. 根据权利要求l所述的电压调节器，其特征在于，当上述输出电压发生下冲时，上述下冲改善电路控制上述控制端子电压，以提高上述 输出电压。
3. 根据权利要求1所述的电压调节器，其特征在于，该电压调节器还具有 分压电路，其对上述输出电压进行分压，输出分压电压；以及放大器，其对上述分压电压与基准电压进行比较，如果上述分压电压高于上述基准电 压，则控制上述控制端子电压，以提高上述输出晶体管的导通电阻而降低上述输出电压，如 果上述分压电压低于上述基准电压，则控制上述控制端子电压，以减小上述导通电阻而提 高上述输出电压。
4. 根据权利要求3所述的电压调节器，其特征在于，当上述输出电压发生下冲时，上述下冲改善电路控制上述放大器的电流源的驱动电 流，以提高上述输出电压。
5. 根据权利要求3所述的电压调节器，其特征在于， 上述下冲改善电路具有 控制晶体管，其控制上述控制端子电压；比较器，其对基于上述分压电压的电压与上述基准电压进行比较，当判定为上述输出 电压发生了下冲时，控制上述控制端子电压，使得上述控制晶体管导通，减小上述导通电阻 而使上述输出电压升高；以及开关，当上述输出电流达到上述过电流时，该开关停止上述下冲改善电路的功能。
6. 根据权利要求5所述的电压调节器，其特征在于，上述下冲改善电路还具有偏置电压生成电路，该偏置电压生成电路设置在上述比较器 的输入端子上，生成偏置电压。
7. 根据权利要求l所述的电压调节器，其特征在于， 上述输出电流控制电路具有检测晶体管，其根据上述输出电流而流过检测电流； 第一电阻，其产生随上述检测电流增大而升高的第一电压；以及 第二电阻，其产生随上述第一电压升高而升高的第二电压，上述输出电流控制电路根据上述第一电压来停止上述下冲改善电路的功能，并根据上 述第二电压来控制上述控制端子电压，使上述输出电流不超过上述过电流。
全文摘要
本发明提供电压调节器，其电路工作稳定，并能够提高下冲特性。当输出电压(VOUT)发生下冲时，下冲改善电路(40)对控制信号(VC)进行控制，以提高输出电压(VOUT)。当输出电流达到过电流时，输出电流控制电路(50)对控制信号(VC)进行控制，以使输出电流不超过过电流，并且，输出电流控制电路(50)停止下冲改善电路(40)的功能。
文档编号G05F1/56GK101782785SQ20091021718
公开日2010年7月21日 申请日期2009年12月23日 优先权日2008年12月24日
发明者井村多加志 申请人:精工电子有限公司