专利名称：基于fpga实现的jtag测试方法
基于FPGA实现的JTAG测试方法
技术领域：
本发明涉及电子技术领域，特别涉及一种基于FPGA实现的JTAG测试方法。背景技术：
为了解决超大规模集成电路的测试问题，由联合测试行动组(JTAG)提出了边界 扫描技术，它通过存在于器件输入输出管脚与内核电路之间的边界扫描单元对器件及其外 围电路进行测试，从而提高了器件的可控性和可观察性，解决了现代电子技术发展带来的 上述测试问题，可以较方便地完成由现代器件组装的电路板的测试。通常这种测试被称为 JTAG链路测试。基于JTAG标准IEEE1149设计电路板测试的方案已经比较多，其优点是可以进行 在线测试。通过软件即可检测到PCB板的部分器件的焊接缺陷。目前现有的方案中，基本 上都是用JTAG的通用接口 TCK、TMS、TDI、TDO、nTRST几个脚完成测试。现有的技术中，通常的做法是只利用JTAG的接口10(、11^、101300、1^1 11完成测 试，即只能对含有JTAG测试链的芯片进行测试，测试仪器通过操作TCK、TMS、TDI、nTRST时 序来控制待测器件进入测试状态，并根据TDO获得的数据来判断当前的JTAG链工作情况， 从而判断芯片的焊接是否完善。但这种测试方法有如下缺点1、仅能测试出呆滞0或者呆滞1的具体引脚，但是无法判定呆滞出现在什么位置， 比如，出现在与其他的芯片的连接线上，还是出现在BGA下的球状焊接点，该技术很难确定。2、无法判定开路，由于开路时候，JTAG链自身的数据不被引脚信号影响，因此判断 不了开路。3、仅仅能测试芯片自己的焊接点，因为JTAG链的特点是其内嵌在芯片内部，而与 其相连的其他器件是否存在焊接问题则测试不到。
发明内容本发明所要解决的技术问题在于提供一种基于FPGA实现的JTAG测试方法，该方 法可以准确判断BGA芯片的焊接缺陷以及周围电路的焊接情况。本发明采用以下技术方案解决上述技术问题
基于FPGA实现的JTAG测试方法，包括如下步骤步骤一通过PC或者微处理器配置FPGA的采样接口电路的IO 口输入输出方向， 来确定各个探针是输入还是输出，并配置需要屏蔽的或者需要忽略的测试点的相关数据；步骤二 通过PC或者微处理器向FPGA内部的系统控制状态机发送测试指令，FPGA 的系统控制状态机经过对指令的接收，分析处理后，再进行执行；步骤三在系统控制状态机的控制下，JTAG接口状态机发送JTAG数据；步骤四在JTAG接口状态机发送JTAG数据的同时，系统控制状态机将TDO接收到
3的数据和采样接口电路接收的数据存储到寄存器阵列和数据存储区中；步骤五系统控制状态机在完成测试后，向PC机或微处理器发送测试结束状态；步骤六由PC或者微处理器发起读取测试数据指令，FPGA的系统控制状态机将存 储的数据通过异步串口电路的串口发送给PC或微处理器，从而完成测试；步骤七PC或者微处理器根据接收到的测试数据进行逐个分析，分别对短路、开 路、呆滞0、呆滞1进行分析，最终形成测试报告。本发明的优点在于1、灵活性好，可以根据待测的不同电路板，修改测试参数，即 可进行多种板继续测试，由于FPGA的IO 口的双向可配置性质，可以灵活配置各个测试点是 输入还是输出，并且可以为输出测试点配置高低电平。2、准确性好，可以准确的测试各个焊 接点的状态。并且能够精确的定位短路、开路、呆滞1和呆滞0的位置。通过FPGA丰富的 IO 口资源进行多点数据采集，结合JTAG的TDO数据，可以准确的对故障定位。3、可针对性 测试，可以根据检查到的情况进行有针对性的测试。比如专门测试某条连线的状态。由于 本方法是通过下传指令方式进行测试控制，因此可以对测试中需要重点测试的路径进行反 复测试。4、扩展性好，可以通过在FPGA集成USB接口，替代UART接口，实现更高速的数据 传输和分析。还可以采用大量IO 口的FPGA实现这个设计，从而可以用于多种复杂电路测 试。5、具备FPGA自身的一切优点。如节约成本、便于采购、存储、质检以及维护，便于升级。
下面参照附图结合实施例对本发明作进一步的描述。图1是本发明JTAG测试系统的接口示意图。
具体实施方式请参阅图1所示，是本发明JTAG测试系统的接口示意图。图1中，FPGA通过JTAG 接口以及探针与待测电路板链接，在通过JTAG接口进行测试的同时，利用FPGA接出来的探 针与待测电路板监测点连接，以读取测试中各个点的数据变化。然后最后由FPGA通过异步 串口发送给嵌入式处理器或者PC进行数据分析和判定。其中硬件部分用VHDL语言编写整 个设计。在LATTICE公司的FPGAEPC1E1-3T144上实现。PC端软件部分则由C++软件开发。图1中，基于FPGA实现的系统控制状态机，实现对PC机(或者微处理器)指令 的分析和执行，这些指令包括配置工作模式类的指令、测试类的指令、读取测试数据类的指 令。由FPGA实现的JTAG接口状态机，实现TCK、TDI、TMS的各信号时序，并采集TDO的 状态。由FPGA实现的异步串口电路，串口负责将测试获得的最终数据上传给PC机或者 微处理器，并接受PC机或者微处理器下传的控制指令。采样接口电路，对电路板上的测试点进行数据采集。寄存器阵列和数据存储区，用保存各类指令的设置和FPGA接收的各种数据。本发明基于FPGA实现的JTAG测试方法，具体包括如下步骤步骤一通过PC或者微处理器配置FPGA的采样接口电路的IO 口输入输出方向， 来确定各个探针是输入还是输出，并配置需要屏蔽的或者需要忽略的测试点的相关数据；
步骤二 通过PC或者微处理器向FPGA内部的系统控制状态机发送测试指令，FPGA 的系统控制状态机经过对指令的接收，分析处理后，再进行执行；步骤三在系统控制状态机的控制下，JTAG接口状态机发送JTAG数据，并可以根 据指令和测试向量进行多次JTAG测试；步骤四在JTAG接口状态机发送JTAG数据的同时，系统控制状态机将TDO接收到 的数据和采样接口电路接收的数据存储到寄存器阵列和数据存储区中；步骤五系统控制状态机在完成测试后，向PC机或微处理器发送测试结束状态；步骤六由PC或者微处理器发起读取测试数据指令，FPGA的系统控制状态机将存 储的数据通过异步串口电路的串口发送给PC或微处理器，从而完成测试；步骤七PC或者微处理器根据接收到的测试数据进行逐个分析，分别对短路、开 路、呆滞0、呆滞1进行分析，最终形成测试报告。在具体实践中，可以根据以上测试步骤，对需要重点测试的待测点进行重复测试。本发明采用JTAG测试和FPAG的IO接口应用为探针，结合两种测试数据，进行最 终判定。本发明的有益效果在于1、灵活性好，可以根据待测的不同电路板，修改测试参 数，即可进行多种板继续测试，由于FPGA的IO 口的双向可配置性质，可以灵活配置各个测 试点是输入还是输出，并且可以为输出测试点配置高低电平。2、准确性好，可以准确的测试 各个焊接点的状态。并且能够精确的定位短路、开路、呆滞1和呆滞0的位置。通过FPGA 丰富的IO 口资源进行多点数据采集，结合JTAG的TDO数据，可以准确的对故障定位。3、可 针对性测试，可以根据检查到的情况进行有针对性的测试。比如专门测试某条连线的状态。 由于本方法是通过下传指令方式进行测试控制，因此可以对测试中需要重点测试的路径进 行反复测试。4、扩展性好，可以通过在FPGA集成USB接口，替代UART接口，实现更高速的 数据传输和分析。还可以采用大量IO 口的FPGA实现这个设计，从而可以用于多种复杂电 路测试。5、具备FPGA自身的一切优点。如节约成本、便于采购、存储、质检以及维护，便于 升级。
权利要求
基于FPGA实现的JTAG测试方法，其特征在于包括如下步骤步骤一通过PC或者微处理器配置FPGA的采样接口电路的IO口输入输出方向，来确定各个探针是输入还是输出，并配置需要屏蔽的或者需要忽略的测试点的相关数据；步骤二通过PC或者微处理器向FPGA内部的系统控制状态机发送测试指令，FPGA的系统控制状态机经过对指令的接收，分析处理后，再进行执行；步骤三在系统控制状态机的控制下，JTAG接口状态机发送JTAG数据；步骤四在JTAG接口状态机发送JTAG数据的同时，系统控制状态机将TDO接收到的数据和采样接口电路接收的数据存储到寄存器阵列和数据存储区中；步骤五系统控制状态机在完成测试后，向PC机或微处理器发送测试结束状态；步骤六由PC或者微处理器发起读取测试数据指令，FPGA的系统控制状态机将存储的数据通过异步串口电路的串口发送给PC或微处理器，从而完成测试；步骤七PC或者微处理器根据接收到的测试数据进行逐个分析，分别对短路、开路、呆滞0、呆滞1进行分析，最终形成测试报告。
全文摘要
基于FPGA实现的JTAG测试方法，FPGA通过JTAG接口以及探针与待测电路板连接，在通过JTAG接口进行测试的同时，利用FPGA接出来的探针与待测电路板监测点连接，以读取测试中各个点的数据变化。然后最后由FPGA通过异步串口电路发送给PC或者微处理器进行数据分析和判定。本发明可以准确判断BGA芯片的焊接缺陷以及周围电路的焊接情况。
文档编号G05B19/05GK101980036SQ201010516760
公开日2011年2月23日 申请日期2010年10月22日 优先权日2010年10月22日
发明者刘文庆 申请人:福建鑫诺通讯技术有限公司