技术领域
本发明涉及航天领域的多串口实时通讯控制系统及方法，特别涉及一种星载天线伺服控制器多RS-422串口实时通讯控制系统及实现方法。
背景技术：
在目前航天领域各类星载设备中，RS422总线的高可靠性，使其广泛应用于星载设备中数据吞吐量不大的各分系统内部数据的传输。目前航天领域各类星载设备中，大量采用一对一形式的单串口RS422通讯方式，并用CPU对收发的数据进行处理，在系统不太复杂的情况下这样的处理方式可以满足需要，但拓展性不强，而且由于通讯的实时性要求，CPU需要花费大量计算资源用于通讯，从而限制了CPU在其他应用的资源开销。随着各分系统间数据交换需求的增加，对多串口通讯实时讯产生了需求。
技术实现要素：
本发明涉及航天领域各类星载设备的多串口实时通讯控制系统及方法，目的在于提供解决星载设备在高集成度条件下，对多个串口进行实时通讯的问题。
本发明采用的技术方案是：
一种星载天线伺服控制器多串口实时通讯控制系统，包括差分收发驱动模块、串并转换模块A、串并转换模块B和主控模块，所述差分收发驱动模块包括2个差分发送模块和2个差分接收模块，2个差分接收模块分别用于接收和处理串口1和串口2发送的两路差分信号，串并转换模块A和串并转换模块B分别接收2个差分接收模块处理后的两路串口信号，进行串并转换，并行发送两路信号给主控模块进行处理，串并转换模块A和串并转换模块B分别接收主控模块处理后的两路信号，进行并串转换，并串转换后串并转换模块A和串并转换模块B将两路串口信号分别发送到2个差分发送模块进行处理，处理后的两路差分信号分别发送到串口1和串口2。
进一步地，所述多串口为RS-422多串口，每个串口的波特率为115200bps。
进一步地，所述差分接收模块的终端匹配采用戴维南匹配，戴维南匹配选用的电阻值等于差分接收模块传输线的特征阻抗。
进一步地，所述2个差分接收模块分别使用2个26C32芯片，分别用于将串口1和串口2发送的两路差分信号耦合为两路非差分信号，两路非差分信号为所述2个差分接收模块处理后的两路串口信号。
进一步地，所述2个差分发送模块分别使用2个26C31芯片，所述并串转换后的两路串口信号为两路非差分信号，所述26C31芯片分别用于将两路非差分信号耦合为两路差分信号发送到串口1和串口2。
进一步地，所述串并转换模块A和串并转换模块B分别使用2个82C52芯片，所述82C52芯片按字节接收和发送两路串口信号，并通过中断并行发送和接收主控模块的两路信号。
进一步地，所述主控模块采用CPU+FPGA架构芯片，对于低优先级信号，FPGA对服务层协议进行解析后，采用中断方式将应用层数据按字节发送给CPU，FPGA进行缓存,CPU收到中断后按字节接收应用层数据，并进行应用层解析，处理完成后，CPU进行发送帧的应用层数据写入FPGA发送缓冲区；对于高优先级信号，CPU收到中断后按字节接收帧数据，并进行服务层和应用层解析，处理完成后，CPU进行发送帧的组帧并写入CPU发送缓冲区。
一种星载天线伺服控制器多串口实时通讯控制方法，所述星载天线多串口实时通讯控制方法包括如下步骤：
步骤1：通过2个差分接收模块分别完成对串口1和串口2发送的两路差分信号的接收；
步骤2：所述2个差分接收模块分别将两路差分信号耦合为两路非差分信号；
步骤3：经过2个差分接收模块的两路非差分信号分别输入串并转换模块A和串并转换模块B，串并转换模块A和串并转换模块B分别将两路非差分信号按字节进行接收，并通过接收中断并行发送给主控模块，主控模块采用CPU+FPGA架构芯片，主控模块中FPGA接收串并转换模块A和串并转换模块B并行发送的两路信号；
步骤4：FPGA按字节对串并转换模块A和串并转换模块B并行发送的两路信号进行接收，并放入接收缓冲区，根据两路信号的优先级不同分别进行处理，对于高优先级信号，FPGA收到后直接将中断转至CPU，通知CPU进行接收，CPU进行缓存；对于低优先级信号，FPGA对服务层协议进行解析后，采用中断方式将应用层数据按字节发送给CPU，FPGA进行缓存；
步骤5：经过FPGA处理后的两路信号和两路接收中断接入主控模块的CPU；
对于高优先级信号，CPU收到中断后按字节接收整帧数据，并进行服务层和应用层解析，处理完成后，CPU进行发送帧的组帧并写入CPU发送缓冲区；对于低优先级信号，CPU收到中断后按字节接收应用层数据，并进行应用层解析，处理完成后，CPU进行发送帧的应用层数据写入FPGA发送缓冲区；
步骤6：经过CPU处理后的两路信号接入主控模块的FPGA；
对于高优先级信号，FPGA收到CPU按字节发送的整帧数据直接交由串并转换模块B处理；对于低优先级信号，FPGA收到CPU按字节发送的应用层数据后，进行服务层的组帧工作，并交由串并转换模块A处理；
步骤7：将串并转换模块A和串并转换模块B处理后的两路串口信号分别发送到2个差分发送模块，2个差分发送模块分别将两路串口信号耦合为两路差分信号发送到串口1和串口2。
进一步地，所述步骤1中差分接收模块的终端匹配采用戴维南匹配，戴维南匹配选用的电阻值等于每个差分接收模块传输线的特征阻抗。
本发明的有益效果在于，有效解决了星载设备高集成度条件下多串口实时通讯的问题，不使用专用扩展芯片，减少了硬件电路资源，根据优先级要求合理分配运算资源，提高了硬件的利用率和整机的集成度，有效解决星载设备高集成度条件下多串口实时通讯的问题，并大大增强了设备的实用性、可扩展性和可靠性。
附图说明
图1为星载天线伺服控制器多RS-422串口实时通讯控制系统及实现方法的结构框图。
具体实施方式
本发明某型号伺服机构控制器RS-422多串口实时通讯控制，每个串口波特率为115200bps，每个上位机串口的通讯发送间隔为20ms，收到上位机的串口信息后，在10ms内返回全部数据信息给上位机。为保证通讯的实时性要求，对每个中断都采用中断方式进行通讯，由CPU+FPGA作为控制架构的主控模块进行数据处理，对各个串口合理分配CPU和FPGA的工作资源，实现多通道数据的快速发送和接收。有效解决星载设备高集成度条件下多串口实时通讯的问题，不使用专用扩展芯片，减少了硬件电路资源，根据优先级要求合理分配资源，提高了硬件的利用率和整机的集成度，大大增强了设备的实用性、可扩展性和可靠性。
现结合实施例、附图对本发明作进一步描述：
参见图1，星载天线伺服控制器多RS-422串口实时通讯控制系统包括差分收发驱动模块、串并转换模块A、串并转换模块B、主控模块，所述差分收发驱动模块包括2个差分发送模块和2个差分接收模块，星载天线伺服控制器多RS-422串口实时通讯控制方法完成对多个上位机的实时串口通讯。
所述2个差分接收模块用于完成对两路差分信号的接收。差分接收模块的终端匹配采用戴维南匹配，并联电阻等于传输线的特征阻抗，减少差分信号反射。2个差分接收模块将终端匹配后的两路差分信号耦合为两路非差分信号，差分接收模块芯片选用26C32。
串并转换模块A和串并转换模块B对两路串口信号（数据）按字节进行接收，并通过接收中断并行输出给主控模块，串并转换模块A和串并转换模块B使用芯片82C52，主控模块中的FPGA进行接收。FPGA按字节对两路串口信号进行接收，并放入接收缓冲区，根据两路串口信号的优先级不同，对于高优先级串口，FPGA收到后直接将中断转至CPU，通知CPU进行接收，CPU进行缓存。对于低优先级串口，FPGA对服务层协议进行解析后，采用中断方式将应用层数据按字节发送给CPU，FPGA进行缓存。
主控模块中的CPU对于高优先级串口，收到中断后按字节接收整帧数据，并进行服务层和应用层解析，处理完成后进入发送阶段，CPU进行发送帧的组帧并写入CPU发送缓冲区。对于低优先级串口，CPU收到中断后按字节接收应用层数据，并进行应用层解析，处理完成后进入发送阶段，CPU进行发送帧的应用层数据写入FPGA发送缓冲区。
主控模块中的FPGA在发送阶段，对于高优先级串口，FPGA收到CPU按字节发送的整帧数据直接交由串并转换模块B处理。对于低优先级串口，FPGA收到CPU按字节发送的应用层数据后，进行服务层的组帧工作，并交由串并转换模块A处理。在发送阶段，串并转换模块A和串并转换模块B完成两路串口信号的并串转换后，将两路信号发送到2个差分发送模块，差分发送模块芯片选用26C31，将两路非差分信号耦合为两路差分信号并发送到串口1和串口2。
需要说明的是，上文只是对本发明进行示意性说明和阐述，本领域的技术人员应当明白，对本发明的任意修改和替换都属于本发明的保护范围。