信号处理器控制装置的制作方法

本发明涉及远程控制技术领域，特别是涉及一种信号处理器控制装置。

背景技术：

信号处理器在实际应用当中，很多情况如更新处理器操作系统软件、解除处理器故障、更换处理器板卡、检修，尤其是出现一些常见的小问题，如系统不稳定，信号质量出现问题，经常需要开关信号处理器，控制信号处理器的供电。

传统技术中需要工作人员现场开关信号处理器，耗时耗力，增加产品维护成本，不能及时对信号处理器进行产品系统软件升级、系统板卡软件升级、产品更新、产品维护等，影响信号处理器的使用。

技术实现要素：

基于此，有必要针对传统技术中需要工作人员现场开关信号处理器，耗时耗力，增加产品维护成本，影响信号处理器使用的问题，提供一种信号处理器控制装置。

为了实现上述目的，本发明技术方案的实施例为：

一种信号处理器控制装置，包括或非门电路，所述或非门电路的第一控制信号输入端输入第一控制信号，所述或非门电路的第二控制信号输入端输入第二控制信号，所述或非门电路的电源端连接信号处理器的待机电压，所述或非门电路的控制信号输出端输出用于控制所述信号处理器的主电压的控制信号，所述第一控制信号为由终端控制所述信号处理器发出的高电平或低电平，所述第二控制信号为预设低电平。

与现有技术相比，本发明的有益效果为：本发明信号处理器控制装置，包括或非门电路，或非门电路由信号处理器的待机电压供电，或非门电路的第一控制信号输入端输入终端控制信号处理器发出的高电平或低电平，或非门电路的第二控制信号输入端输入预设低电平，或非门电路的控制信号输出端输出用于控制信号处理器的主电压的控制信号，信号处理器的主电压工作时，信号处理器处于正常工作状态，信号处理器的主电压不工作时，信号处理器处于待机状态，终端可以设置在远程，使信号处理器远程可操作，无需维护人员现场开关信号处理器，大大减小维护人员工作量，降低产品维护成本，及时对信号处理器进行产品系统软件升级、系统板卡软件升级、产品更新、产品维护等，提高信号处理器的利用率。

附图说明

图1为一个实施例中信号处理器控制装置结构示意图；

图2为一个实施例中或非门电路的示意图；

图3为一个实施例中缓启动电路的示意图；

图4为一个实施例中EMI抑制电路的示意图；

图5为一个实施例中静电泄放保护电路的示意图；

图6为基于图1所示装置一个具体示例中信号处理器控制装置结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。

一个实施例中信号处理器控制装置，如图1所示，包括或非门电路，所述或非门电路的第一控制信号输入端输入第一控制信号，所述或非门电路的第二控制信号输入端输入第二控制信号，所述或非门电路的电源端连接信号处理器的待机电压，所述或非门电路的控制信号输出端输出用于控制所述信号处理器的主电压的控制信号，所述第一控制信号为由终端控制所述信号处理器发出的高电平或低电平，所述第二控制信号为预设低电平。

这里，或非门电路由信号处理器的待机电压供电，或非门电路的第一控制信号输入端输入终端控制信号处理器发出的高电平或低电平，或非门电路的第二控制信号输入端输入预设低电平，当或非门电路的第一控制信号输入端和第二控制信号输入端均输入低电平(逻辑0)时，或非门电路的控制信号输出端输出高电平(逻辑1)，信号处理器的主电压不工作，信号处理器处于待机状态；当或非门电路的第一控制信号输入端输入高电平(逻辑1)，非门电路的控制信号输出端输出低电平(逻辑0)，信号处理器的主电压工作，信号处理器处于正常工作状态。

具体地，终端通过网线控制处理器的MCU(Microcontroller Unit，微控制单元)，让MCU的IO口发出高低电平输入或非门电路的第一控制信号输入端。

从以上描述可知，本发明信号处理器控制装置，终端可以设置在远程，使信号处理器远程可操作，无需维护人员现场开关信号处理器，大大减小维护人员工作量，降低产品维护成本，及时对信号处理器进行产品系统软件升级、系统板卡软件升级、产品更新、产品维护等，提高信号处理器的利用率。

此外，在一个具体示例中，所述信号处理器控制装置还包括设置在所述或非门电路的电源端和所述信号处理器之间的缓启动电路；

所述缓启动电路的控制信号端输入所述第一控制信号，所述缓启动电路的电源输入端连接所述信号处理器的待机电压，所述缓启动电路的电源输出端连接所述或非门电路的电源端。

这里，处理器的待机电压经过缓启动电路后给或非门电路供电，缓启动电路克服由于后级负载用电过快产生的电压浪涌、电流浪涌、以及实用延时开机的功能。缓启动电路的控制信号端输入终端控制信号处理器发出的高电平或低电平，实现远程控制缓启动电路，满足实际需要。

此外，在一个具体示例中，所述信号处理器控制装置还包括设置在所述缓启动电路的电源输出端和所述或非门电路的电源端之间的EMI(电磁干扰)抑制电路；

所述EMI抑制电路的输入端连接所述缓启动电路的电源输出端，所述EMI抑制电路的输出端连接所述或非门电路的电源端。

具体地，缓启动电路的输出电源经过EMI抑制电路后给或非门电路供电，EMI抑制电路抑制处理器的待机电压引来的高频干扰。

此外，在一个具体示例中，所述信号处理器控制装置还包括设置在所述EMI抑制电路的输出端和所述或非门电路的电源端之间的静电泄放保护电路；

所述静电泄放保护电路的输入端连接所述EMI抑制电路的输出端，所述静电泄放保护电路的输出端连接所述或非门电路的电源端。

静电泄放保护电路在信号处理器拔插电源端子异常放电时，吸收电路中产生静电的电量，提高电路的可靠性，适合应用。

此外，在一个具体示例中，如图2所示，所述或非门电路包括三极管Q26、三极管Q27、三极管Q28、三极管Q29、三极管Q30、三极管Q31、电阻R404、电阻R405、电阻R406、电阻R407、电阻R408、电阻R417、电阻R418和二极管D72；

所述信号处理器的待机电压分别连接电阻R404的一端、电阻R405的一端、电阻R407的一端、电阻R408的一端、电阻R417的一端和电阻R418的一端，电阻R417的另一端分别连接所述第二控制信号和三极管Q28的发射极，电阻R404的另一端连接三极管Q31的基极，电阻R405的另一端分别连接三极管Q26的基极、三极管Q29的集电极和三极管Q30的集电极，电阻R407的另一端连接三极管Q28的基极，电阻R408的另一端连接三极管Q26的集电极，电阻R418的另一端分别连接二极管D72的负极(1)、三极管Q27的集电极和用于控制所述信号处理器的主电压的控制信号，三极管Q31的发射极连接所述第一控制信号，三极管Q31的集电极连接三极管Q29的基极，三极管Q29的发射极分别连接电阻R406的一端、三极管Q30的发射极和三极管Q27的基极，电阻R406的另一端接地(BGND)，三极管Q30的基极连接三极管Q28的集电极，三极管Q27的发射极接地(BGND)，三极管Q26的发射极连接二极管D72的正极(2)。

信号处理器的待机电压为由三极管Q26、三极管Q27、三极管Q28、三极管Q29、三极管Q30、三极管Q31、电阻R404、电阻R405、电阻R406、电阻R407、电阻R408、电阻R417、电阻R418和二极管D72组成的或非门电路提供工作电压，其中R404一端连接到处理器的待机电压，另一端连接到Q31的基极，Q31的发射极连接第一控制信号，Q31的集电极与Q29的基极连接，Q29的集电极与Q30的集电极相连并接到信号处理器的待机电压上，Q29的发射极与R406一端连接，R406的另一端接地；Q29、Q31、R404、R405、R406构成第一控制信号的输入臂。

R407一端连接到信号处理器的待机电压,另一端连接到Q28的基极，Q28的发射极连接第二控制信号，Q28的集电极与Q30的基极连接，Q30的集电极与Q29的集电极相连并接到信号处理器的待机电压上，Q30的发射极与R406一端连接，R406的另一端接地，Q30的发射极与Q27的基极相连接，Q28、Q30、R407、R405、R406构成第二控制信号的输入臂。

Q26的基极与R405连接，Q26的发射极与D72的正极连接，Q26的集电极与R408一端连接，R408另一端与信号处理器的待机电压连接，Q27与Q26形成高低电平互不输出，D72为防止倒灌二极管。R418一端与信号处理器的待机电压连接，另一端与用于控制所述信号处理器的主电压的控制信号连接。R418为上拉电阻。

此外，在一个具体示例中，如图3所示，所述缓启动电路包括电阻R409、电阻R410、电阻R411、电阻R413、电阻R414、电阻R415、三极管Q32、三极管Q33、MOS管MOS47、电容C217、电容C218、电容C219和电容C221；MOS管MOS47的1、2、3端表示源极，MOS47的4端表示栅极，MOS47的5、6、7、8端表示漏极；

所述信号处理器的待机电压分别连接电阻R411的一端、电容C219的一端、电阻R413的一端、电阻R409的一端和MOS管MOS47的源极，电阻R411的另一端分别连接电容C217的一端、电阻R410的一端和三极管Q32的基极，电容C217的另一端、电阻R410的另一端和三极管Q32的发射极分别连接三极管Q33的集电极，三极管Q33的发射极接地(BGND)，三极管Q33的基极连接第一控制信号，电容C219的另一端接地(BGND)，电阻R413的另一端连接电容C218的一端，电容C218的另一端分别连接电容C221的一端、MOS管MOS47的漏极和所述或非门电路的电源端，电容C221的另一端连接电阻R415的一端，电阻R415的另一端分别连接电阻R414的一端、MOS管MOS47的栅极和电阻R409的另一端，电阻R414的另一端连接三极管Q32的集电极。

信号处理器的待机电压为由电阻R409、电阻R410、电阻R411、电阻R413、电阻R414、电阻R415、三极管Q32、三极管Q33、MOS管MOS47、电容C217、电容C218、电容C219和电容C221组成的缓启动电路提供工作电压。C217为这个缓启动电路的延时电容。

信号处理器的待机电压通过R411给C217充电，C217两端的电压逐渐升高，当C217的电压升高到预设Q32的导通电压会使Q32导通，Q32导通后拉低MOS47的门极，MOS47会导通，使信号处理器的待机电压通过MOS47加在缓启动电路的电源输出端。这个缓启动电路为了克服后级负载用电过快而产生的电压浪涌、电流浪涌、以及实用延时开机的功能工作，其中R413、C218串联，R413的一端连接MOS47的源极，另一端与C218连接，C218的另一端连接MOS47的漏极。同理R415、C221也构成MOS47的吸收回路电路，在MOS47导通关闭时有效吸取开关尖峰电压，保护MOS47的工作安全。

此外，在一个具体示例中，如图4所示，所述EMI抑制电路包括电容C215、电容C216、电容C220和共模电感L22；

所述电容C215的一端分别连接所述缓启动电路的电源输出端和共模电感L22的第一接线端，电容C215的另一端和共模电感L22的第二接线端分别接地，共模电感L22的第四接线端分别连接电容C216的一端、电容C220的一端和所述或非门电路的电源端，电容C216的另一端、电容C220的另一端和共模电感L22的第三接线端分别接地(BGND)。

此外，在一个具体示例中，如图5所示，所述静电泄放保护电路包括电阻R412、电阻R416、电容C222和电容C223；

电阻R412的一端分别连接所述EMI抑制电路的输出端和所述或非门电路的电源端，电阻R412另一端连接电容C223的一端，电容C223的另一端和电阻R416的一端分别接地(ESD_PGND)，电阻R416的另一端连接电容C222的一端，电容C222的另一端接地(BGND)。

此外，在一个具体示例中，所述或非门电路的电源端通过第一保险丝连接所述信号处理器的待机电压。

此外，在一个具体示例中，所述缓启动电路的电源输入端通过第二保险丝连接所述信号处理器的待机电压。

当电路发生故障或异常时，伴随着电流不断升高，并且升高的电流有可能损坏电路中的某些重要器件或贵重器件，也有可能烧毁电路甚至造成火灾。若电路中正确地安置了保险丝，那么，保险丝就会在电流异常升高到一定的高度和热度的时候，自身熔断切断电流，从而起到保护电路安全运行的作用。

为了更好地理解上述装置，以下详细阐述一个本发明信号处理器控制装置的应用实例。

如图6所示，本应用实例可以包括或非门电路、缓启动电路、EMI抑制电路、静电泄放保护电路和物理开关SW；

所述或非门电路包括三极管Q26、三极管Q27、三极管Q28、三极管Q29、三极管Q30、三极管Q31、电阻R404、电阻R405、电阻R406、电阻R407、电阻R408、电阻R417、电阻R418和二极管D72；

所述缓启动电路包括电阻R409、电阻R410、电阻R411、电阻R413、电阻R414、电阻R415、三极管Q32、三极管Q33、MOS管MOS47、电容C217、电容C218、电容C219和电容C221；如图6所示MOS管MOS47的1、2、3端表示源极，MOS47的4端表示栅极，MOS47的5、6、7、8端表示漏极；缓启动电路克服由于后级负载用电过快产生的电压浪涌、电流浪涌、以及实用延时开机的功能。

所述EMI抑制电路包括电容C215、电容C216、电容C220和共模电感L22；EMI抑制电路抑制来自VD1引来的高频干扰；

所述静电泄放保护电路包括电阻R412、电阻R416、电容C222和电容C223；静电泄放保护电路在信号处理器拔插电源端子异常放电时，吸收电路中产生静电的电量，提高电路的可靠性。

所述信号处理器的待机电压VD1通过保险丝F3分别连接电阻R411的一端、电容C219的一端、电阻R413的一端、电阻R409的一端和MOS管MOS47的源极，电阻R411的另一端分别连接电容C217的一端、电阻R410的一端和三极管Q32的基极，电容C217的另一端分别连接三极管Q33的集电极、物理开关SW的一端和用于控制信号处理器的主电压的控制信号PS/ONA，电阻R410的另一端分别连接三极管Q33的集电极、物理开关SW的一端和用于控制信号处理器的主电压的控制信号PS/ONA，三极管Q32的发射极分别连接三极管Q33的集电极、物理开关SW的一端和用于控制信号处理器的主电压的控制信号PS/ONA，三极管Q33的发射极和物理开关SW的另一端接地，三极管Q33的基极连接第一控制信号SW1，第一控制信号SW1为终端通过网线控制处理器的MCU，让MCU的IO口发出的高电平或低电平，电容C219的另一端接地，电阻R413的另一端连接电容C218的一端，电容C218的另一端分别连接电容C221的一端、MOS管MOS47的漏极、电容C215的一端和共模电感L22的第一接线端，电容C221的另一端连接电阻R415的一端，电阻R415的另一端分别连接电阻R414的一端、MOS管MOS47的栅极和电阻R409的另一端，电阻R414的另一端连接所述三极管Q32的集电极；

电容C215的另一端和共模电感L22的第二接线端分别接地，共模电感L22的第四接线端分别连接电容C216的一端、电容C220的一端、电阻R412的一端和或非门电路的电源端VD1_1，电容C216的另一端、电容C220的另一端和共模电感L22的第三接线端分别接地；

电阻R412另一端连接电容C223的一端，电容C223的另一端和电阻R416的一端分别接地，电阻R416的另一端连接电容C222的一端，所述电容C222的另一端接地；

或非门电路的电源端VD1_1分别连接电阻R404、电阻R405、电阻R407、电阻R408、电阻R417和电阻R418的一端，电阻R417的另一端分别连接第二控制信号SCC-ON/OFF和三极管Q28的发射极，第二控制信号SCC-ON/OFF为预设低电平，电阻R404的另一端连接三极管Q31的基极，电阻R405的另一端分别连接三极管Q26的基极、三极管Q29的集电极和三极管Q30的集电极，电阻R407的另一端连接三极管Q28的基极，电阻R408的另一端连接三极管Q26的集电极，电阻R418的另一端分别连接二极管D72的负极、三极管Q27的集电极和用于控制信号处理器的主电压的控制信号PS/ONA，三极管Q31的发射极连接第一控制信号SW1，三极管Q31的集电极连接三极管Q29的基极，三极管Q29的发射极分别连接电阻R406的一端、三极管Q30的发射极和三极管Q27的基极，电阻R406的另一端接地，三极管Q30的基极连接三极管Q28的集电极，三极管Q27的发射极接地，三极管Q26的发射极连接二极管D72的正极。

具体地，处理器供电电源A接通交流电压后，就会有一个VD1(+5VDC)输出来，这个VD1通过F3保险丝连接在由电阻R409、电阻R410、电阻R411、电阻R413、电阻R414、电阻R415、三极管Q32、三极管Q33、MOS管MOS47、电容C217、电容C218、电容C219和电容C221组成的缓启动电路上。C217为这个缓启动电路的延时电容。当5V电压加到F3时，VD1通过R411给C217充电，C217两端的电压逐渐升高，当C217的电压升高到1V会使Q32导通，Q32导通后拉低MOS47的门极，MOS47会导通，使5V通过MOS47加在VD1_1上。这个缓启动电路为了克服后级负载用电过快而产生的电压浪涌、电流浪涌、以及实用延时开机的功能工作，其中R413、C218串联，R413的一端连接MOS47的源极，另一端与C218连接，C218的另一端连接MOS47的漏极。同理R415、C221也构成MOS47的吸收回路电路，在MOS47导通关闭时有效吸取开关尖峰电压，保护MOS47的工作安全。后一级共模电感L22与C215、C216、C220组成EMI抑制电路，抑制来自VD1引来的高频干扰，而C222、R416、C223、R412构成整个控制装置的静电吸收泄放通路。

VD1_1为由三极管Q26、三极管Q27、三极管Q28、三极管Q29、三极管Q30、三极管Q31、电阻R404、电阻R405、电阻R406、电阻R407、电阻R408、电阻R417、电阻R418和二极管D72组成的或非门提供工作电压，其中R404一端连接到VD1_1，另一端连接到Q31的基极，Q31的发射极连接控制信号SW1，Q31的集电极与Q29的基极连接，Q29的集电极与Q30的集电极相连并接到VD1_1上，Q29的发射极与R406一端连接，R406的另一端接地；Q29、Q31、R404、R405、R406构成SW1输入臂。

R407一端连接到VD1_1，另一端连接到Q28的基极，Q28的发射极连接控制信号SCC-ON/OFF，Q28的集电极与Q30的基极连接，Q30的集电极与Q29的集电极相连并接到VD1_1上，Q30的发射极与R406一端连接，R406的另一端接地，Q30的发射极与Q27的基极相连接，Q28、Q30、R407、R405、R406构成SCC-ON/OFF输入臂。

Q26的基极与R405连接，Q26的发射极与D72的正极连接，Q26的集电极与R408一端连接，R408另一端与VD1_1，Q27与Q26形成高低电平互不输出，D72为防止倒灌二极管。R418一端与VD1_1连接，另一端与PS/ONA连接，为PS/ONA的上拉电阻。

这里，第一控制信号SW1和第二控制信号SCC-ON/OFF均为低电平(逻辑0)时，控制信号PS/ONA输出高电平(逻辑1)，信号处理器的主电压不工作，信号处理器处于待机状态；第一控制信号SW1为高电平(逻辑1)，控制信号PS/ONA输出低电平(逻辑0)，信号处理器的主电压工作，信号处理器处于正常工作状态。

物理开关SW的PIN3、4(图中3、4)接地，PIN1(图中1)分别接电容C217的一端、电阻R410的一端、三极管Q32的发射极、三极管Q33的集电极以及用于控制信号处理器的主电压的控制信号PS/ONA，PIN2(图中2)空值，当按下物理开关后，物理开关的PIN1与PIN3短接到工作地，PS/ONA输出低电平(逻辑0)，信号处理器的主电压工作，信号处理器处于正常工作状态，这里物理开关SW仅仅是用户现场来控制信号处理器的一个开关。即通过本实施例的信号处理器控制装置即能实现信号处理器的远程控制也能实现信号处理器的现场控制，适合应用。

从以上描述可知，本实施例信号处理器通过缓启动电路为或非门电路供电，或非门电路的第一控制信号输入端输入终端控制信号处理器发出的高电平或低电平SW1，或非门电路的第二控制信号输入端输入预设高电平或预设低电平SCC-ON/OFF，或非门电路的控制信号输出端输出用于控制信号处理器的主电压的控制信号PS/ONA，信号处理器的主电压工作时，信号处理器处于正常工作状态，信号处理器的主电压不工作时，信号处理器处于待机状态，终端可以设置在远程，无需维护人员现场开关信号处理器，大大减小维护人员工作量，降低产品维护成本，使信号处理器远程可操作，及时对信号处理器进行产品系统软件升级、系统板卡软件升级、产品更新、产品维护等，提高信号处理器的利用率。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。