本发明涉及芯片电源管理设计技术领域，具体为一种低成本低功耗的低压差线性稳压器。
背景技术：
近些年来，集成电路规模越来越大，更多的功能被一个集成芯片集成在一起，不同的功能模块可能会涉及到不同的电源电压域，因此在这些大规模集成电路中，需要很多LDO（Low Dropout Voltage Regulator ：低压差线性稳压器）来实现不同电压域之间的转换。那么，如何降低LDO本身的功耗以及较少其本身的面积成为了芯片设计中的重要课题。如果LDO模块在片内集成大电容，会大幅增加芯片面积 ；如果采用片外电容，则需要增加芯片的引脚。所以，无论从应用成本、复杂度还是LDO自身可靠性而言，需要设计一种无需电容就能实现自稳定的无电容型 LDO。并且因为在芯片使用中，很多情况下芯片会处于低功耗待机状态，此时也需要一个低功耗的LDO为芯片提供电压。
与传统的LDO相比，无电容型LDO因为没有补偿电容，因此在整个环路中只能有一个极点，其他极点都需要远远大于这个极点，而要使LDO本身的功耗又要求更低，这是现阶段LDO设计的难点。
技术实现要素：
本发明的目的在于提供一种低成本低功耗的低压差线性稳压器，不需要补偿电容并且低功耗，解决了上述背景技术中的问题。
为实现上述目的，本发明提供如下技术方案：
一种低成本低功耗的低压差线性稳压器，包括晶体管PM1、PM2、PM3、NM1、PM4、NM3、NM4以及NM6构成的环路，所述晶体管PM2的源极连接于晶体管PM1的源极并接到电源端VDD；晶体管PM2的漏极连接于晶体管PM3的源极以及运算放大器OP1的负极，运算放大器OP1的输出端接到晶体管PM3的栅极；晶体管PM3的漏极连接于晶体管NM6的漏极；晶体管NM6的源极连接于运算放大器OP2的负极，运算放大器OP2的输出端连接于晶体管NM6的栅极；晶体管NM6的源极还连接于晶体管NM4的漏极，晶体管NM4的栅极连接于晶体管PM4和晶体管NM3的栅极；晶体管NM3的源极连接于晶体管NM4的源极；晶体管NM3的漏极连接于晶体管PM4的漏极；晶体管PM4的源极与晶体管NM1的源极连接，并联级接到晶体管NM7的栅极，晶体管NM7的漏极和源极并联接地；晶体管NM1的漏极接到电源端VDD；所述晶体管PM2的栅极连接晶体管PM1的栅极并串接于晶体管PM1的漏极；晶体管PM1的漏极还连接于晶体管NM5的漏极，晶体管NM5的源极接地，晶体管NM5的栅极连接于晶体管NM8的栅极，晶体管NM8的漏极串接于晶体管NM8的栅极，并输出偏置电流IB，晶体管NM8的源极接地。
优选的，所述晶体管PM2为电流源，晶体管NM5、晶体管NM6以及晶体管PM1为电流源提供偏置电压。
优选的，所述晶体管NM4为反馈电流源。
优选的，所述晶体管NM1为功率管，由Vpg偏置，为Vout所连接的负载提供稳定电压输出，同时给负载提供大的电流输出。
优选的，所述晶体管PM4和晶体管NM3均采用二极管连接方式，为Vout提供稳定的输出电压。
与现有技术相比，本发明的有益效果如下：
本低成本低功耗的低压差线性稳压器，晶体管NM1为NMOS功率管；两个cascade晶体管PM3和晶体管NM6；为提高输出电压精度而采用的两个作用在cascade管的一级辅助运算放大器OP1、OP2；晶体管PM2作为电流源以及晶体管NM4作为反馈电流源；两个采用二级管方式连接的晶体管PM4和晶体管NM3；电压保持电容的晶体管NM7，没有采用带隙参考电路，使得电路的复杂度降低，减小了芯片面积。
附图说明
图1为本发明的低成本低功耗LDO实施例原理图；
图2为一级辅助运算放大器OP1的实际电路图；
图3为一级辅助运算放大器OP2的实际电路图；
图4为本发明的不带辅助放大器的低成本低功耗LDO实施例原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例：
请参阅图1-4，一种低成本低功耗的低压差线性稳压器，包括晶体管PM1、PM2、PM3、NM1、PM4、NM3、NM4以及NM6构成的环路，其中晶体管PM2为电流源，晶体管NM5、晶体管NM6以及晶体管PM1为电流源提供偏置电压，晶体管PM2、晶体管PM3、晶体管NM6和晶体管NM4这条支路的电流由电流源决定，晶体管PM2的源极连接于晶体管PM1的源极并接到电源端VDD，晶体管PM3做为晶体管PM2的cascade晶体管，使得Vpg这点向电源端VDD看上去的电阻变大；晶体管PM2的漏极连接于晶体管PM3的源极以及运算放大器OP1的负极，运算放大器OP1的输出端接到晶体管PM3的栅极；晶体管PM3的漏极连接于晶体管NM6的漏极；晶体管NM6的源极连接于运算放大器OP2的负极，运算放大器OP2的输出端连接于晶体管NM6的栅极；晶体管NM6的源极还连接于晶体管NM4的漏极，晶体管NM4的栅极连接于晶体管PM4和晶体管NM3的栅极；晶体管NM3的源极连接于晶体管NM4的源极，晶体管NM4为反馈电流源；晶体管NM3的漏极连接于晶体管PM4的漏极；晶体管PM4的源极与晶体管NM1的源极连接，并联级接到晶体管NM7的栅极，晶体管NM7的漏极和源极并联接地；晶体管NM1的漏极接到电源端VDD；晶体管PM2的栅极连接晶体管PM1的栅极并串接于晶体管PM1的漏极；晶体管PM1的漏极还连接于晶体管NM5的漏极，晶体管NM5的源极接地，晶体管NM5的栅极连接于晶体管NM8的栅极，晶体管NM8的漏极串接于晶体管NM8的栅极，并输出偏置电流IB，晶体管NM8的源极接地。
晶体管NM1为功率管，由Vpg偏置，为Vout所连接的负载提供稳定电压输出，同时给负载提供大的电流输出；PM4和NM3都是二极管连接方式，为VOUT提供稳定的输出电压，输出电压等于Vgs_NM3+Vgs_PM4，可以通过改变PM4和NM3的宽长比来改变VOUT输出电压的输出值；晶体管NM3的栅极反馈回来连接晶体管NM4的栅极，使得整个环路闭合形成负反馈结构，NM1、NM3、PM4的静态电流等于NM4的静态电流乘与NM3的宽长比与NM4的宽长比之比；晶体管NM6做为NM4的cascade晶体管，使得Vpg这点向VSS看上去的电阻变大；为了提高输出电压的精度，在PM3和NM6的栅极额外加入一个以及辅助放大器，使得Vpg这点向VDD以及VSS看进去的阻抗更大。
因为Vout是功率管NM1的源级输出，VOUT看进去的阻抗在1/Gm_NM3级别，所以整个LDO负反馈环路中，只有Vpg这个节点是高阻抗节点，因此本发明的LDO是个一级系统，不需要补偿电容就可以让系统稳定下来，而且因为整个环路增益很高，所以输出电压的精度很高，因为本发明的LDO电路是一个一级系统，因此功率管NM1在静态时并不需要很大的电流来提供大的跨导来把输出极点增大，在静态时功率管NM1的静态电流可以偏置的很小，NM3的宽长比与NM4的宽长比之比可以取1左右，因此本发明的LDO电路可以实现低成本低功耗LDO。
请参阅图1中的晶体管NM5、晶体管NM6也可以理解成整个LDO放大器的两个输入晶体管，其中A点为放大器的正输入端，B点为放大器的负输入端，晶体管NM1、晶体管NM3以及晶体管PM4组成LDO放大器的第二级，晶体管NM3采用二极管连接方式之后负反馈连接到B点，使得A点和B点的电压值基本接近，晶体管NM1、晶体管NM3以及晶体管PM4组成的第二级电流也由晶体管NM8的偏置电流IB决定，因此LDO的输出电压Vout可以由晶体管NM8的偏置电流IB以及晶体管NM8、晶体管NM5、晶体管NM3、晶体管NM4和晶体管PM4的宽长比决定。假设晶体管NM5与晶体管NM8的宽长比之比为K1，晶体管NM3与晶体管NM4的宽长比为K2，晶体管NM5和晶体管NM4的宽长比一样，则晶体管NM3的静态电流为：K1*K2*IB。在本发明的LDO电路中，K1、K2都取为1。
如果对Vout的输出电压的精度要求不高，图1中的两个一级辅助放大器OP1和 OP2可以不要，如图4所示，使得电路更加简单，成本更低，功耗更低。
LDO（Low Dropout Voltage Regulator ：低压差线性稳压器。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。