一种新型单脉冲二次雷达应答信号处理器的制作方法

本发明涉及二次雷达技术领域，具体为一种新型单脉冲二次雷达应答信号处理。

背景技术：

“雷达”是无线电探测及定位的简称，通常都指的是一次雷达。一次雷达通过旋转的天线发射出无线电频段的大功率脉冲，当其遇到飞机机体时，一小部分能量朝着旋转天线的方向被反射回来。一次雷达的关键设计就在于能够探测反射能量的装置，利用这种方式探测到飞机以后，由于无线电波的传播速度是已知的，可以通过测量能量发射和反射能量被接收之间的时间间隔计算出飞机的距离，飞机的方向可以通过飞机被探测时天线的方向来确定，然而传统的二次监视雷达应答信号处理器主要基于分立元件和中小规模的集成电路或基于的结构，系统集成化程度低、体积大、功耗大高、灵活性差，处理高密度应答的能力和扩展性都比较差。在飞机密度较大、不同飞机应答信号相互严重干扰的情况下，检测概率低，容易出现误判，处理能力有限，不具备处理高密度应答的能力。

技术实现要素：

本发明的目的是提供一种新型单脉冲二次雷达应答信号处理器，通过改善信号的处理结构，这种结构刚好满足了我们的灵活性原则，可以在较短的时间尝试不同的算法，缩短开发周期，节约开发成本可以有效解决背景技术中的问题。

为实现上述目的，本发明采用如下技术方案：

一种新型单脉冲二次雷达应答信号处理器，包括由两片FPGA芯片并行连接构成的大规模FPGA芯片模块，其中一片FPGA芯片作为输出端通过总线连接到DSP处理模块，一片FPGA芯片作为输入端与A/D变换模块连接，所述A/D变换模块的输入端连接到I/O模块；

所述作为输出端的FPGA芯片与DSP处理模块各自通过数据线连接到MCU控制模块，且作为输出端的FPGA芯片连接到通信模块；

所述A/D变换模块的输入端与I/O模块之间设置有阻抗匹配电路，所述阻抗匹配电路从输入到输出依次串联有匹配电容、匹配电阻和两个运算放大器。

根据权利要求1所述的一种新型单脉冲二次雷达应答信号处理器，其特征在于所述阻抗匹配电路中第一电容（C1）的正极为输入端，第一电容（C1）负极与第一电阻（R1）的一端和第二电阻（R2）的一端相连，第一电阻（R1）的另一端与第三电阻（R3）的一端相连，第三电阻（R3）的另一端与第四电阻（R4）的一端、第一运算放大器（AD1）的同相输入端相连，第一运算放大器（AD1）的反向输入端与第一运算放大器（AD1）的输出端和第四电阻（R4）的一端相连，第四电阻（R4）的另一端与第二运算放大器（AD2）的同相输入端，第二运算放大器（AD2）的反相输入端与第五电阻（R5）的一端、第六电阻（R6）的一端，第六电阻（R6）的另一端与第二运算放大器（AD2）的输出端相连。

在上述技术方案中，所述A/D变换模块包括采样/保持器、量化器和编码器。

在上述技术方案中，所述DSP处理模块中包括16-bit定点DSP芯片。

在上述技术方案中，所述作为输出端的FPGA芯片与DSP处理模块之间连接的总线包括数据总线、地址总线、控制总线。

与现有技术相比，本发明的有益效果是：该新型单脉冲二次雷达应答信号处理器，采用单脉冲二次雷达应答信号处理算法可以实现对每个目标信息的分离和提取，采用高速AD转换技术，可以实现低功耗、高动态性能的数字通讯，采用双FPGA芯片，可以实现大数据量传输、高实时性的存储，有效的防止数据读取的紊乱，可以通过灵活的软件配置,改善信号的处理方式，这种结构刚好满足了我们的灵活性原则，可以在较短的时间尝试不同的算法，缩短开发周期，节约开发成本。

附图说明

图1为本发明控制模块图；

图2为本发明阻抗匹配电路图。

具体实施方式

下面结合附图，对本发明作详细的说明。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明中包括：由两片FPGA芯片构成的大规模FPGA芯片模块，其中一片FPGA芯片作为输出端通过总线连接到DSP处理模块，一片FPGA芯片作为输入端与A/D变换模块连接，所述A/D变换模块的输入端连接到I/O模块；所述作为输出端的FPGA芯片与DSP处理模块各自通过数据线连接到MCU控制模块，且作为输出端的FPGA芯片连接到通信模块；所述A/D变换模块的输入端与I/O模块之间设置有阻抗匹配电路，所述阻抗匹配电路从输入到输出依次串联有匹配电容、匹配电阻和两个运算放大器。

所述A/D转换模块是模拟系统和数字系统的接口，可以得到精确的采样数据；所述通讯模块使用地址总线、数据总线、控制总线对FPGA模块和DSP模块进行数据通信；所述I/O模块用于采集二次雷达信号，并传输给MCU处理器。

本发明的工作原理：该新型单脉冲二次雷达应答信号处理器，FPGA输出信号有两类,一种是传送到DSP的数据,一种是传送给PowerPC的最终应答数据，由于FPGA模块与DSP模块之间的数据交换属于内部数据处理，而FPGA与PowerPC之间的数据传输则是点迹航迹处理单元需要的最终数据,也是整个应答信号处理器系统完成的工作，输入信号经过单脉冲数字信号处理系统处,生成初步的目标报告,以固定的目标报表格式通过PowerPC接口输出给下级的点迹航迹处理单元。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。