一种控制器的制作方法

文档序号:11661835阅读:201来源:国知局
一种控制器的制造方法与工艺

本实用新型涉及物流分拣系统的控制领域,尤其涉及一种控制器。



背景技术:

在物流领域对物品进行分拣过程中,不同的分拣格口表示不同的配送区域,分拣格口在收集物品时,需要及时的向分拣系统反馈分拣格口的工作状态,即分拣格口内是否物品出现满仓状态等,现有采用在分拣格口设置控制电路板,将实时的反馈分拣格口的工作状态至分拣系统,但是现有的控制电路板与分拣系统存在连线较为繁琐,不仅导致线材使用成本较高,而且组装也存在着不便,不利于整体维护,另一方面分拣格口的工作状态使用者无法直接的获知,即缺少与控制电路板连接的提示设备。



技术实现要素:

针对现有技术中在分拣格口的控制电路板存在的上述问题,现提供一种可通过报警装置实时的反应分拣格口的工作状态,方便使用者获知分拣格口工作的控制器。

具体内容如下:

一种控制器,应用于分拣系统中对分拣格口的控制,其中,包括:

输入单元,所述输入单元用以接收一组并行电平信号,并将所述一组并行电平信号转换为一串行电平信号;

信号处理单元,与所述输入单元连接,用以按照一预定时间周期于所述输入单元读取所述串行电平信号,并将所述串行电平信号处理为对应所述预定时间周期的频率的控制信号;

供电单元,与所述信号处理单元连接,用以提供所述信号处理单元工作的工作电压;

控制电路,与所述信号处理单元连接,所述控制电路用以根据所述控制信号驱动一与所述控制电路连接的报警装置。

优选的,所述输入单元包括:

第一处理单元,用以将所述一组并行电平信号转换为所述串行电平信号;

8路并行输入线,设置于所述第一处理单元上,所述一组并行电平信号包括8路并行电平信号,所述8路并行输入线用以连接所述8路并行电平信号;

串行输出线,设置于所述第一处理单元上,并与所述信号处理单元连接,用以向所述信号处理单元输出所述串行电平信号。

优选的,所述第一处理单元为移位寄存器。

优选的,所述供电单元包括:

第一稳压器,用以将一24V直流电压转换为5V直流电压输出;

第二稳压器,与所述第一稳压器连接,用以将所述5V直流电压转换为3.3V直流电压输出至所述信号处理单元以提供所述信号处理单元工作所需的所述工作电压。

优选的,所述控制电路包括一放大电路,所述放大电路用以将所述控制信号放大输出并输出,以驱动所述报警装置工作。

优选的,所述报警装置为报警器或者指示灯。

优选的,还包括复位电路,与所述信号处理单元连接。

8、根据权利要求1所述的控制器,其特征在于,还包括一时钟电路,所述时钟电路与所述信号处理单元连接,用以生成所述预定时间周期。

优选的,还包括复数个传感器,所述传感器设置于所述分拣格口上,用以于所述分拣格口已满时产生所述一组并行电平信号中相应的电平信号。

优选的,所述传感器设置有8个。

上述技术方案具有如下优点或有益效果:可通过报警装置实时的反应分拣格口的工作状态,方便使用者获知分拣格口的工作状态,克服了现有技术中缺少实时监控分拣格口工作状态的缺陷。

附图说明

图1为本实用新型一种控制器的的实施例的结构示意图;

图2为本实用新型一种控制器的的实施例中,关于输入单元的结构示意图;

图3为本实用新型一种控制器的的实施例中,关于控制电路的结构示意图;

图4为本实用新型一种控制器的的实施例中,关于供电单元的结构示意图;

图5为本实用新型一种控制器的的实施例中,关于信号处理单元的结构示意图;

图6为本实用新型一种控制器的的实施例中,关于编程接口的结构示意图;

附图标记表示:

(1)、输入单元;(2)、信号处理单元;(3)、供电单元;(4)、控制电路;

(11)、第一处理单元;(12)、8路并行输入线;(13)、串行输出线;(14)、第一上拉电阻;(15)第二上拉电阻;

(41)、第一三极管;(42)、第二三极管;

(6)、复位电路;(7)、晶体振荡器;(8)、编程接口。

具体实施方式

下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。

需要说明的是,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本实用新型作进一步说明,但不作为本实用新型的限定。

如图1所示,一种控制器的实施例,应用于分拣系统中对分拣格口的控制,其中,包括:

一种控制器,应用于分拣系统中对分拣格口的控制,其特征在于,包括:

输入单元1,输入单元1用以接收一组并行电平信号,并将一组并行电平信号转换为一串行电平信号;

信号处理单元2,与输入单元1连接,用以按照一预定时间周期于输入单元1读取串行电平信号,并将串行电平信号处理为对应预定时间周期的频率的控制信号;

供电单元3,与信号处理单元2连接,用以提供信号处理单元工作的工作电压;

控制电路4,与信号处理单元2连接,控制电路4用以根据控制信号驱动一与控制电路连接的报警装置。

上述技术方案中,控制器主要应用于对分拣格口的控制,为了获取分拣格口的工作状态,可通过分拣设置传感器,其中传感器用以在分拣格口已满时产生一组并行电平信号中相应的电平信号,并将一组并行电平信号输出至输入单元1,通过输入单元1将一组并行电平信号转换为串行电平信号,信号处理单元2可从输入单元1中读取串行电平信号,并将串行电平信号处理为对应预定时间周期的频率的控制信号;

其中控制信号用以输出至与信号处理单元2连接的控制电路4,控制电路4用以根据控制信号驱动与控制电路4连接的报警装置,报警装置用以在控制信号的驱动下发出报警信息,以提示使用者分拣格口的工作状态;

上述的格口状态可包括满仓状态或者未满状态,报警装置根据满仓或者未满状态发出不同的报警信息,方便使用者获知分拣格口工作处于的状态,

信号处理单元2的工作的工作电压可通过供电单元3提供。

进一步的,信号处理单元2可选择为驱动电路,为了描述方便图5中信号处理单元2采用单片机进行描述,其单片机的主要作用是将输入的并行电平信号转换为串行电平信号并稳定的输出至控制电路4。

在一种较优的实施方式中,如图2所示,输入单元1包括:

第一处理单元11,用以将一组并行电平信号转换为串行电平信号;

8路并行输入线12,包括8路并行电平信号,并与第一处理单元11连接,用以输入一组并行电平信号至第一处理单元11;

串行输出线13,与第一处理单元11以及信号处理单元2连接,用以输出串行电平信号。

上述技术方案中,输入单元1通过8路并行输入线12可将设置于格口上的控制开关与第一处理单元11连接,8路并行输入线12将输入的一组并行电平信号输出至第一处理单元11,第一处理单元11通过串行输出线13与信号处理单元2连接,第一处理单元11可将上述的一组并行电平信号转换为串行电平信号,信号处理单元2可通过于第一处理单元11中读取串行电平信号,串行输出线13并将读取的串行电平信号输出至控制电路4。

在一种较优的实施方式中,第一处理单元11为移位寄存器。

在一种较优的实施方式中,输入单元1还可包括:

第一上拉电阻14,第一上拉电阻14将一外部电压接入移位寄存器的限位开关的引脚上,用以使限位开关处于高电平状态避免受到外部信号的干扰;

第二上拉电阻15,第二上拉电阻15将上述的外部电压接入移位寄存器的时钟线的引脚上,用以使时钟线处于高电平状态避免受到外部信号的干扰。上述技术方案中,在数字电路中移位寄存器(shift register)是一种在若干相同时间脉冲下工作的以触发器为基础的器件,数据以并行或串行的方式输入到该器件中,然后每个时间脉冲依次向左或右移动一个比特,在输出端进行输出。

本实用新型中需要说明的是,移位寄存器不限于8路移位寄存器,还可选择16路移位寄存器或者32路移位寄存器;

若为16路移位寄存器,则包括16路并行输入线;

若为32路移位寄存器,则包括32路并行输入线。

在一种较优的实施方式中,如图3所示,供电单元3包括:

第一稳压器,用以将一24V直流电压转换为5V直流电压输出;

第二稳压器,与第一稳压器连接,用以将5V直流电压转换为3.3V直流电压输出至信号处理单元以提供信号处理单元2工作所需的工作电压。

上述技术方案中,供电电路接入24V电压,通过第一稳压器将24V电压稳定至5V,第二稳压器将5V电压稳定至3.3V供信号处理单元2工作;

供电单元3中F1,D1以及D2构成供电保护电路,用以防止电源出现短路,对信号处理单元2造成损害;

其中F1,表示断熔器,D1为二极管,D2为瞬态二极管。

在一种较优的实施方式中,如图4所示,控制电路4包括一放大电路,放大电路用以将控制信号放大并输出,以驱动报警装置工作。

第一三极管41;

第二三极管42,控制电路4用以将接收的控制信号经过第一三极管41以及第二三极管42进行放大处理,并将放大的控制信号输出以驱动报警装置工作。其中放大电路输出端连接的报警装置可优选为蜂鸣器,或者工作指示灯,报警装置工作电压为23.7V。

在一种较优的实施方式中,还包括复位电路6,与信号处理单元2连接。

上述技术方案中,复位电路6用以在信号处理单元开始进行复位,使信号处理单元2处于确定的初始状态开始工作。

在一种较优的实施方式中,如图5所示,还包括时钟电路7,与信号处理单元2连接,时钟电路与信号处理单元连接,用以生成预定时间周期。

时钟电路7,结合信号处理单元2内部的电路,产生信号处理单元2所必须的时钟频率,信号处理单元2的一切指令的执行都是建立在这个基础上的,时钟电路7晶振的提供的时钟频率越高,那信号处理单元2的运行速度也就越快。

在一种较优的实施方式中,如图6,还包括编程接口8,与信号处理单元2连接,用以连接一上位机控制信号处理单元2。

上述技术方案中,上位机用以输出程序指令至单片机中,以供信号处理单元2根据程序指令执行对应的控制操作。

在一种较优的实施方式中,还包括复数个传感器,传感器设置于分拣格口上,用以于分拣格口已满时产生一组并行电平信号中相应的电平信号。

在一种较优的实施方式中,传感器设置有8个。

以上所述仅为本实用新型较佳的实施例,并非因此限制本实用新型的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本实用新型说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本实用新型的保护范围内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1