一种低压脱扣器驱动电路的制作方法

本实用新型涉及断路器控制电路技术领域，具体来说是一种低压脱扣器驱动电路。

[

背景技术：
]

脱扣器驱动电路是属于断路器的核心部件低压控制器的控制部分，现有的智能低压控制器是通过微电子技术实现传统三段保护，然而各种保护最终手段都得通过给驱动电路传输一个高电平，使得驱动脱扣器脱扣，断路器断开故障电网，从而实现电网的保护。现在的驱动原理是控制器输出一个数字高电平给脱扣器驱动电路，脱扣器立即脱扣，但是由于微控制单元的抗干扰性能不高，外部干扰极易控制逻辑失效，从而导致脱扣器误动作。

[

技术实现要素：
]

本实用新型是在保留原有控制器电路的原则下，针对脱扣器误动作这一问题，将驱动电路由原来的高低电平控制改造成特定电平控制，提供一种低压脱扣器驱动电路。

为了实现上述目的，设计一种低压脱扣器驱动电路，包括比较器电路、异或门逻辑电路及缓冲器电路，所述的脱扣器驱动电路由微控制器的DA端输出的脉冲电平信号及微控制器的IO端的高低电平信号控制，微控制器的DA端连接至比较器电路的正极输入端，所述的比较器电路中将通过电阻转换产生的不同电压值送入比较器电路的负极输入端，比较器电路的输出端分别送入异或逻辑门电路的两输入端中，异或门逻辑电路比较电压后输出高电平或低电平信号至缓冲器电路的信号输入端，所述的缓冲器电路由微控制器的IO端输出的高低电平信号控制缓冲器电路的启闭，并根据异或门逻辑电路输出的电平信号控制脱扣器动作。

所述的比较器电路包括比较器IC1A、比较器IC1B、电阻R1、电阻R4、电阻R5、电阻R7、电阻R8、电阻R9、电容C7、电容C8、电感L1、电感L2，微控制器的DA端抽出一端串联电感L1、电阻R1后连接至比较器IC1A的3号正极输入端，微控制器的DA端另抽出一端连接电感L2、电阻R7后接至比较器IC1B的5号正极输入端,比较器IC1A的3号正极输入端及电阻R1之间并联接有电容C7后接地，比较器IC1A的2号负极输入端接电阻R4后接电源Vcc，比较器IC1A的4号管脚接电源Vcc，并抽出一端接电容C2后接地，比较器IC1A的1号管脚连接至异或门逻辑电路的1号管脚，在比较器IC1A的2号管脚与比较器IC1B的6号管脚之间接有电阻R5，比较器IC1B的6号管脚另引出一端串联电阻R9及电阻R8接至电感L2一端，在电阻R7与比较器IC1B的5号正极输入端之间接有电容C8后接地，所述的比较器IC1B的7号管脚连接至异或门逻辑电路的2号管脚。

所述的异或门逻辑电路由型号为74LVC1G86GV的芯片IC3、电阻R2、电阻R3、电容C1、电容C5、电容C6组成，芯片IC3的1号管脚、2号管脚分别连接比较器电路的输出端，芯片IC3的5号管脚接电源Vcc，并抽出一端接有电容C5后接地，在芯片IC3的5号管脚与1号管脚之间接有电阻R2，芯片IC3的5号管脚与2号管脚之间接有电阻R3，所述的芯片IC3的3号管脚接地，在芯片IC3的3号管脚与1号管脚之间接有电容C5，芯片IC3的3号管脚与2号管脚之间接有电容C6，在芯片IC3的4号管脚并联电阻R11后连接至缓冲器电路的2号管脚1A端。

所述的缓冲器电路由型号为SN74HCT125D带使能的芯片IC2、电容C4、极性电容C3及电阻R6组成，芯片IC2的1号管脚连接至微控制器的IO端，芯片IC2的14号管脚接电源Vcc，芯片IC2的7号管脚接地，在芯片IC2的14号管脚与7号管脚之间并联接有电容C4、极性电容C3，芯片IC2的3号管脚接有电容R6后接地并抽出一端连接至脱扣器。

本实用新型同现有技术相比，其优点在于：本电路通过微控制器输出的IO信号开启缓冲区，而后微控制器的DA端输出一个特定幅值的电压输入到电路中，驱动信号才能输出到后级脱扣器，使得电路正常去驱动脱扣器脱扣，否则不会响应，脱扣完成后，关闭缓冲区，由于该电路运用两路比较器电路、异或门逻辑电路进行比较输出，抗干扰能力高，能够在极恶劣环境下工作，避免由于现场复杂环境所引起的脱扣器误动作现象。

[附图说明]

图1是本实用新型的连接示意图；

图2是本实用新型的电路原理图。

[具体实施方式]

下面结合附图对本实用新型作进一步说明，这种装置的结构和原理对本专业的人来说是非常清楚的。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

参见图1，低压脱扣器驱动电路包括比较器电路、异或门逻辑电路及缓冲器电路，脱扣器驱动电路由微控制器的DA端输出的脉冲电平信号及微控制器的IO端的高低电平信号控制，微控制器的DA端连接至比较器电路的正极输入端，所述的比较器电路中将通过电阻转换产生的不同电压值送入比较器电路的负极输入端，比较器电路的输出端分别送入异或逻辑门电路的两输入端中，异或门逻辑电路比较电压后输出高电平或低电平信号至缓冲器电路的信号输入端，缓冲器电路由微控制器的IO端输出的高低电平信号控制缓冲器电路的启闭，并根据异或门逻辑电路输出的电平信号控制脱扣器动作。

具体电路原理图见图2，比较器电路包括比较器IC1A、比较器IC1B、电阻R1、电阻R4、电阻R5、电阻R7、电阻R8、电阻R9、电容C7、电容C8、电感L1、电感L2，微控制器的DA端抽出一端串联电感L1、电阻R1后连接至比较器IC1A的3号正极输入端，微控制器的DA端另抽出一端连接电感L2、电阻R7后接至比较器IC1B的5号正极输入端,比较器IC1A的3号正极输入端及电阻R1之间并联接有电容C7后接地，比较器IC1A的2号负极输入端接电阻R4后接电源Vcc，比较器IC1A的4号管脚接电源Vcc，并抽出一端接电容C2后接地，比较器IC1A的1号管脚连接至异或门逻辑电路的1号管脚，在比较器IC1A的2号管脚与比较器IC1B的6号管脚之间接有电阻R5，比较器IC1B的6号管脚另引出一端串联电阻R9及电阻R8接至电感L2一端，在电阻R7与比较器IC1B的5号正极输入端之间接有电容C8后接地,比较器IC1B的7号管脚连接至异或门逻辑电路的2号管脚；异或门逻辑电路由型号为74LVC1G86GV的芯片IC3、电阻R2、电阻R3、电容C1、电容C5、电容C6组成，芯片IC3的1号管脚、2号管脚分别连接比较器电路的输出端，芯片IC3的5号管脚接电源Vcc，并抽出一端接有电容C5后接地，在芯片IC3的5号管脚与1号管脚之间接有电阻R2，芯片IC3的5号管脚与2号管脚之间接有电阻R3，芯片IC3的3号管脚接地，在芯片IC3的3号管脚与1号管脚之间接有电容C5，芯片IC3的3号管脚与2号管脚之间接有电容C6，在芯片IC3的4号管脚并联电阻R11后连接至缓冲器电路的2号管脚1A端。缓冲器电路由型号为SN74HCT125D带使能的芯片IC2、电容C4、极性电容C3及电阻R6组成，芯片IC2的1号管脚连接至微控制器的IO端，芯片IC2的14号管脚接电源Vcc，芯片IC2的7号管脚接地，在芯片IC2的14号管脚与7号管脚之间并联接有电容C4、极性电容C3，芯片IC2的3号管脚接有电容R6后接地并抽出一端连接至脱扣器。图中VCC、GND分别为电源以及地，MCP6004组成电压比较器电路，74LVC1G86GV异或门电路，SN74HCT125D为带使能的缓冲器电路。脱扣器可以接任何形式的脱扣器，电路图中仅提供一个确定的、无干扰的脱扣电平。L1、L2是阻止高频信号通过线路，防止交流成分造成的DA信号输出电平跳动。R1、C7、R7、C8同样是防止高频信号通过线路，造成的DA信号输出电平跳动，目的是出于冗余考虑。R2、R3、R6、R10、R11电阻是用于电路启动瞬间提供一个默认的电平，防止启动瞬间电路误动。C1、C2、C3、C4用于电源滤波，C5、C6用于信号滤波。

该电路通过微控制器的DA端输出一个特定幅值的脉冲电平(比如幅值为3V的电平)，用运算放大芯片IC1组成一个两路比较器电路，通过电阻分压产生两路不同的电压值(比如2.75V、3.25V)，送入两个比较的负端，微控制器的DA端接两路比较器的正端，当微控制DA端输出电压在两路不同电压值之间(比如3V)，IC1比较器会产生一高一低两路电平信号，送入异或逻辑门电路中，异或逻辑门电路经过比较后会输出一个高电平。此时通过微控制器的IO端控制缓冲电路IC2打开，则高电平信号通过，驱动脱扣器脱扣，如果微控制器不控制缓冲电路打开，则缓冲区持续输出低电路，脱扣器不脱扣。当微控制器的DA端输出电压不在此两路电压之间，异或逻辑门电路即输出低电平，此时即使通过微控制器的IO脚控制缓冲电路打开，缓冲电路也只会输出低电平，不会驱动脱扣器脱扣，从而避免由于现场复杂环境所引起的脱扣器误动作现象。