一种多通道信号同步采集系统的制作方法

本实用新型涉及阵列信号处理技术领域，具体为一种多通道信号同步采集系统。

背景技术：

阵列信号处理技术被广泛应用于通信、声学、雷达等诸多领域，一直是一个研究热点，受到广泛关注。多通道信号同步采集是阵列信号处理领域的一项关键硬件技术。阵列信号处理技术要求对多个传感器信号同时进行采集，并依据各路传感器信号之间的相位差，设计相应的阵列信号处理算法，对各路信号采样的同步性要求较高，否则将直接影响阵列信号处理算法的精度。

由于该类采集系统往往要求通道数多，数据吞吐量大、传输速率快，实时性要求高，因此如何实现将所有通道数据快速、实时地传输，避免漏传、掉数据等问题，一直是多通道信号同步采集系统设计中的难点。

目前市面上的多通道信号采集系统一般只能将各个通道设置成同一采样率。然而在一个相对复杂的系统中，为了对不同环境参数的监测，往往需要多种类型的传感器，或者针对不同信号，要求系统采用不同的采样率。而所有通道单一采样率很难满足多类型传感器或者多类型信号的应用要求，若将所有通道按照最高要求采样率设置，势必造成系统数据吞吐量的浪费。

技术实现要素：

本实用新型的目的在于提供一种多通道信号同步采集系统，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：一种多通道信号同步采集系统,系统包括电源模块、FPGA单元、ARM处理器单元及多片多通道ADC 单元，所述ARM处理器单元的输入端与FPGA单元的输出端电连接，所述FPGA 单元的输入端与ADC单元的输出端电连接，所述ARM处理器单元通过信号连接以太网，所述ARM处理器单元连接有SD储存卡，所述ARM处理器单元的输入端分别与USB接口的输入端和UART接口的输入端电连接，所述FPGA单元、 ARM处理器单元及多片多通道ADC单元均通过电源模块供电。

所述FPGA单元包括通用输入输出口GPIO，所述通用输入输出口GPIO电连接FIFO缓存模块，所述FIFO缓存模块的输出端与数字降采样单元的输入端电连接，所述数字降采样单元的输出单元与ARM处理器单元的输入端电连接。

优选的，所述ADC单元设置有SPI接口。

优选的，所述FPGA的通用输入输出口GPIO软件模拟SPI接口协议，实现对ADC芯片的寄存器配置，软件模拟帧同步串行接口协议，实现从ADC芯片的数字信号接收。

优选的，所述采集系统为24路信号的同步采集，单路采样率最高支持 144KHz，采样精度最高支持24位。

与现有技术相比，本实用新型的有益效果是：通过24路信号的同步采集，单路采样率最高支持144KHz，采样精度最高支持24位；达到对各个通道设置不同采样率，支持同时对多种传感器不同采样率的要求，所有采集的信号通过以太网实时上传，保证了所有通道数据快速、实时地传输，避免漏传、掉数据，并保存到本地大容量SD储存卡，实现了数据的双备份,系统还包括USB 接口、UART接口，用于扩展与其他模块或者设备的通信。

附图说明

图1为本实用新型系统框图；

图2为本实用新型FPGA单元的框图；

图3为本实用新型FPGA单元的程序流程图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-3，本实用新型提供一种技术方案：一种多通道信号同步采集系统,采集系统为24路信号的同步采集，单路采样率最高支持144KHz，采样精度最高支持24位，达到对各个通道设置不同采样率，支持同时对多种传感器不同采样率的要求，系统包括电源模块、FPGA单元、ARM处理器单元及多片多通道ADC单元，ADC单元设置有SPI接口，ARM处理器单元的输入端与FPGA 单元的输出端电连接，FPGA单元的输入端与ADC单元的输入端电连接，FPGA 的通用输入输出口GPIO软件模拟SPI接口协议，实现对ADC芯片的寄存器配置，软件模拟帧同步串行接口协议，实现从ADC芯片的数字信号接收，ARM处理器单元通过信号连接以太网，通过以太网实时上传，保证了所有通道数据快速、实时地传输，避免漏传、掉数据,ARM处理器单元连接有SD储存卡，实现了数据的双备份，ARM处理器单元的输入端分别与USB接口的输入端和UART 接口的输入端电连接，USB接口、UART接口链接有各类传感器，如温度传感器、GPS、电子罗盘等，FPGA单元、ARM处理器单元及多片多通道ADC单元均通过电源模块供电。

FPGA单元包括通用输入输出口GPIO，通用输入输出口GPIO电连接FIFO 缓存模块，FIFO缓存模块的输出端与数字降采样单元的输入端电连接，所述数字降采样单元的输出单元与ARM处理器单元的输入端电连接。

工作原理：使用时，利用FPGA的通用输入输出口GPIO，软件模拟用于控制多通道ADC单元的SPI接口和用于接收数字信号的帧同步串行接口，实现同步采集，并将接收的数字信号存入内部构造的FIFO缓存模块，然后根据用户的设定要求，在FPGA单元内部将采集的信号进行降采样处理，最后将降采样后的数字信号通过并行总线发送给ARM处理器，利用ARM处理器实现数据的存储及上传，并利用USB接口、UART接口等扩展各类传感器，比如温度传感器、GPS、电子罗盘等，使系统适用于各类复杂的采集需求。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。