一种偏置电流产生电路的制作方法

本发明属于半导体集成电路技术领域，具体涉及一种偏置电流产生电路。

背景技术：

偏置电流是模拟集成电路中的一种重要参考源，是系统中不可缺少的一部分。

传统的偏置电流产生电路如图1所示，包括：第一电阻r1、第二电阻r2、第三电阻r3、pmos晶体管p1、pnp三极管q1和运算放大器amp1。pnp三极管q1的基极和集电极接地，发射极接运算放大器amp1的负输入端；第三电阻r3一端接地，另一端接运算放大器amp1的正输入端；第一电阻r1一端接运算放大器amp1的正输入端，另一端接第二电阻r2的一端和pmos晶体管p1的漏极；第二电阻r2的的另一端接运算放大器amp1的负输入端；pmos晶体管p1的源极接电源，栅极接运算放大器amp1的输出；运算放大器amp1的输出也就是电路的输出端pbias。

该偏置电流产生电路采用闭环负反馈方式实现，具有环路稳定性差的缺点。在很多精度要求高的集成电路模块中，会要求一个稳定性强的偏置电流。传统的偏置电流产生电路已经不能满足高精度系统的要求。

技术实现要素：

为解决现有偏置电流产生电路环路稳定性差的技术问题，本发明提供了一种实现方式简单，无需环路负反馈的偏置电流产生电路。

一种偏置电流产生电路，包括：第一pmos晶体管p1、第二pmos晶体管p2、第三pmos晶体管p3、第四pmos晶体管p4、第一nmos晶体管n1、第二nmos晶体管n2、第三nmos晶体管n3、第四nmos晶体管n4、第五nmos晶体管n5和第一电阻r1；第一pmos晶体管p1的源极接电源，栅极接第二pmos晶体管p2的栅极和漏极、第三pmos晶体管p3和第四pmos晶体管p4的栅极，漏极接第一电阻r1的一端和第三nmos晶体管n3的栅极；第一电阻r1的另一端接第三nmos晶体管n3的漏极和第四nmos晶体管n4的栅极；第三nmos晶体管n3的源极接地；第二pmos晶体管p2的源极接电源，漏极接第一nmos晶体管n1的漏极；第一nmos晶体管n1的栅极接第二nmos晶体管n2的栅极，源极接第四nmos晶体管n4的漏极；第四nmos晶体管n4的源极接地；第三pmos晶体管p3的源极接电源、漏极接第二nmos晶体管的栅极和漏极；第二nmos晶体管n2的源极接第五nmos晶体管n5的栅极和漏极；第五nmos晶体管n5的源极接地；第四pmos晶体管p4的源极接电源，漏极接模块的输出端pbias。

在本发明的偏置电路中，第四nmos晶体管n4的个数是第三nmos晶体管n3的n倍(n>1的整数)，利用了第三nmos晶体管n3与第四nmos晶体管n4的vgs的差，产生了一路抗干扰能力强的偏置电流。另外，利用第二pmos晶体管p2、第三pmos晶体管p3、第一nmos晶体管n1、第二nmos晶体管n2、第四nmos晶体管n4、第五nmos晶体管n5这几个晶体管形成了两路镜像的电流镜，使得第四nmos晶体管n4和第五nmos晶体管n5的漏极电压相同，大大缩减了电源电压对第四nmos晶体管n4的漏极电流的影响，提升了偏置电流的稳定性。

附图说明

图1是传统的偏置电流产生电路结构示意图；

图2是本发明实施方式提供的偏置电流产生电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

为解决现有偏置电流产生电路环路稳定性差的技术问题，本发明提供了一种实现方式简单，无需环路负反馈的偏置电流产生电路。

一种偏置电流产生电路，包括：第一pmos晶体管p1、第二pmos晶体管p2、第三pmos晶体管p3、第四pmos晶体管p4、第一nmos晶体管n1、第二nmos晶体管n2、第三nmos晶体管n3、第四nmos晶体管n4、第五nmos晶体管n5和第一电阻r1；第一pmos晶体管p1的源极接电源，栅极接第二pmos晶体管p2的栅极和漏极、第三pmos晶体管p3和第四pmos晶体管p4的栅极，漏极接第一电阻r1的一端和第三nmos晶体管n3的栅极；第一电阻r1的另一端接第三nmos晶体管n3的漏极和第四nmos晶体管n4的栅极；第三nmos晶体管n3的源极接地；第二pmos晶体管p2的源极接电源，漏极接第一nmos晶体管n1的漏极；第一nmos晶体管n1的栅极接第二nmos晶体管n2的栅极，源极接第四nmos晶体管n4的漏极；第四nmos晶体管n4的源极接地；第三pmos晶体管p3的源极接电源、漏极接第二nmos晶体管的栅极和漏极；第二nmos晶体管n2的源极接第五nmos晶体管n5的栅极和漏极；第五nmos晶体管n5的源极接地；第四pmos晶体管p4的源极接电源，漏极接模块的输出端pbias。

在本发明的偏置电路中，第四nmos晶体管n4的个数是第三nmos晶体管n3的n倍(n>1的整数)，利用了第三nmos晶体管n3与第四nmos晶体管n4的vgs的差，产生了一路抗干扰能力强的偏置电流。另外，利用第二pmos晶体管p2、第三pmos晶体管p3、第一nmos晶体管n1、第二nmos晶体管n2、第四nmos晶体管n4、第五nmos晶体管n5这几个晶体管形成了两路镜像的电流镜，使得第四nmos晶体管n4和第五nmos晶体管n5的漏极电压相同，大大缩减了电源电压对第四nmos晶体管n4的漏极电流的影响，提升了偏置电流的稳定性。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

技术特征：

技术总结
一种偏置电流产生电路，属于半导体集成电路技术领域。该电路包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5和第一电阻R1。本发明利用第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第四NMOS晶体管N4、第五NMOS晶体管N5这几个晶体管形成了两路镜像的电流镜，使得N4和N5的漏极电压相同，大大缩减了电源电压对第四NMOS晶体管N4的漏极电流的影响，提升了偏置电流的稳定性。

技术研发人员：不公告发明人
受保护的技术使用者：长沙方星腾电子科技有限公司
技术研发日：2017.07.10
技术公布日：2017.09.15