本发明涉及集成电路技术，尤其涉及一种多电流源多电压源产生电路。
背景技术：
集成电路中经常需要多种电流源与电压源。现有技术中，需要采用多个电路来分别提供不同的电流源与电压源，图1为现有技术的一种多电流源多电压源产生电路的结构示意图，如图1所示，所述电路中，从左至右分别为电流源电路a、电流源电路b、电压源电路c、电压源电路d，需通过各电流源电路与电压源电路分别提供电流源和电压源。
上述方法中，多个电流源电路与电压源电路需占用过多的芯片面积，增加了电路设计难度，进一步的，由于芯片成本较高，提高了电路的设计成本。
技术实现要素：
有鉴于此，本发明实施例期望提供一种多电流源多电压源产生电路，简化电路设计，节省芯片面积。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种多电流源多电压源产生电路，所述电路，包括：输入差分级、输出级、电流源输出级和电压源输出级；其中，
所述输出级具有n个输出端，用于驱动所述电流源输出级和所述电压源输出级产生n个电流源和电压源，所述n为电流源和电压源的总数；
所述电流源输出级为至少一个，用于输出电流源；所述电压源输出级为至少一个，用于输出电压源；
所述输入差分级作为电路的输入级，具有n+1个输入端，用于接收参考信号vref、及各电流源输出级和电压源输出级输出的反馈采样信号，将所述反馈采样信号作为各环路的输入信号和vref进行比较，以获得误差电流，将所述误差电流输入到所述输出级。
上述方案中，所述输出级，具体用于向所述电流源输出级和所述电压源输出级分别输出一个输出信号，触发所述电流源输出级和所述电压源输出级产生所述反馈采样信号，将所述反馈采样信息反馈给所述输入差分级，使各电流源和各电压源形成负反馈的各环路。
上述方案中，所述电路，还包括：驱动器；
所述驱动器与所述输出级的输出端连接，用于增强所述输出级输出的n个输出信号的驱动能力，驱动所述电流源输出级和所述电压源输出级产生n个电流源和电压源；所述n为电流源和电压源的总数。
上述方案中，所述电路，还包括：频率补偿单元；
所述频率补偿单元与所述驱动器连接，用于为电流源环路和电压源环路添加频率补偿。
上述方案中，所述电流源环路采用基于米勒补偿策略的频率补偿单元，以对所述电流源环路进行频率补偿。
上述方案中，所述电流源环路采用基于带有调零电阻的米勒补偿策略的频率补偿单元，以对所述电流源环路进行频率补偿。
上述方案中，所述电压源环路采用基于单极点补偿策略的频率补偿单元，以对所述电压源环路进行频率补偿。
上述方案中，所述电流源环路采用具有靠空穴的流动运送电流的场效应管pmos和电流源构成的源极跟随器作为驱动器。
上述方案中，所述输入差分级，包括：n+1个pmos管或n+1个nmos管；
所述n+1个pmos管或n+1个nmos管，用于接收vref、及各电流源输出级和电压源输出级输出的反馈采样信号，将所述反馈采样信号作为各环路的输入信号和vref进行比较，以获得误差电流，将所述误差电流输入到所述输出级；所述n为电压源和电流源的总数。
上述方案中，所述输出级，包括：n+1个nmos管或n+1个pmos管；
所述n+1个nmos管或n+1个pmos管，用于驱动所述电流源输出级和所述电压源输出级产生n个电流源和电压源，所述n为电压源和电流源的总数。
本发明实施例所提供的一种多电流源多电压源产生电路，包括：输入差分级、输出级、电流源输出级和电压源输出级；其中，所述输出级具有n个输出端，用于驱动所述电流源输出级和所述电压源输出级产生n个电流源和电压源，所述n为电流源和电压源的总数；所述电流源输出级为至少一个，用于输出电流源；所述电压源输出级为至少一个，用于输出电压源；所述输入差分级作为电路的输入级，具有n+1个输入端，用于接收参考信号(vref)、及各电流源输出级和电压源输出级输出的反馈采样信号，将所述反馈采样信号作为各环路的输入信号和vref进行比较，以获得误差电流，将所述误差电流输入到所述输出级。本发明实施例提供的电路，使用一个电路同时实现多个电流源与多个电压源的功能，简化电路，节省芯片面积，降低电路成本。
附图说明
图1为现有技术的一种多电流源多电压源产生电路的结构示意图；
图2为本发明实施例提供的一种多电流源多电压源产生电路的结构示意图；
图3为本发明实施例提供的输入差分级的结构示意图；
图4为本发明实施例提供的输出级的结构示意图；
图5为本发明实施例提供的两个电流源和一个电压源产生电路的结构示意图；
图6为本发明实施例提供的一个电流源和两个电压源产生电路的结构示意图。
具体实施方式
本发明实施例中，多电流源多电压源产生电路，包括：输入差分级、输出级、电流源输出级和电压源输出级；其中，所述输出级具有n个输出端，用于驱动所述电流源输出级和所述电压源输出级产生n个电流源和电压源，所述n为电流源和电压源的总数；所述电流源输出级为至少一个，用于输出电流源；所述电压源输出级为至少一个，用于输出电压源；所述输入差分级作为电路的输入级，具有n+1个输入端，用于接收参考信号、及各电流源输出级和电压源输出级输出的反馈采样信号，将所述反馈采样信号作为各环路的输入信号和vref进行比较，以获得误差电流，将所述误差电流输入到所述输出级。
下面结合实施例对本发明再作进一步详细的说明。
图2为本发明实施例提供的一种多电流源多电压源产生电路的结构示意图；如图2所示，所述电路，包括：输入差分级、输出级、电流源输出级和电压源输出级；其中，
所述电流源输出级为至少一个，用于输出电流源；
所述电压源输出级为至少一个，用于输出电压源；
所述输入差分级，作为电路的输入级，具有n+1个输入端；
所述输入差分级，用于接收vref、及各电流源输出级和电压源输出级所输出的反馈采样信号，将所述反馈信号作为各自的输入信号和vref进行比较，获得n+1个误差电流，所述误差电流输入到所述输出级。
所述输出级，具有n个输出端；
所述输出级，用于驱动电流源输出级和电压源输出级产生n个电流源和电压源，具有n个输出端。
具体地，所述输出级，具体用于向所述电流源输出级和所述电压源输出级分别输出一个输出信号；触发所述电流源输出级和所述电压源输出级产生所述反馈采样信号，将所述反馈采样信息反馈给所述输入差分级，使各电流源和电压源形成负反馈环路，最终以使环路实现钳位功能；
所述电流源输出级和电压源输出级，分别用于提供电流源和电压源。
需要说明的是，在设计多电流源多电压源产生电路时，确定所需提供的电压源和电流源的总个数后，即可确定所述输入差分级的输入端的个数和所述输出级的输出端个数。
具体地，所述输入差分级具有n+1个输入端且具有n+1个输出端，所述输出级具有n+1个输入端且具有n个输出端。
其中，所述输入差分级的n+1个输入端，输入的信号包括：参考信号(vref)、各电流源输出级和电压源输出级的反馈采样信号；所述反馈采样信号为电压信号，即所述输入差分级对除vref外各端口的电压。
所述输入差分级的输出端，输出的信号包括：辅助误差电流(b0)、各电流源输出级和电压源输出级的误差信号(b1……bn)。
所述辅助误差电流为误差电流的一部分，用于辅助产生所有的输出端的误差信号。
具体地，所述电路，还包括：驱动器；
所述驱动器与所述输出级的输出端连接，以增强所述输出级输出的n个输出信号的驱动能力，驱动所述电流源输出级和所述电压源输出级，产生n个电流源和电压源。
具体地，所述电路，还包括：频率补偿单元；
所述频率补偿单元与所述驱动器连接，用以为电流源环路或电压源环路添加频率补偿；从而保证电流源和电压源所形成的电流源环路和电压源环路的稳定性。
具体地，所述频率补偿单元，可以包括：电容、或者串联的电容和电感。具体应用中，可以根据频率补偿电容采用的补偿策略决定。
具体地，所述电流源环路可以采用基于米勒补偿策略的频率补偿单元，用以对所述电流源环路进行频率补偿。
所述米勒补偿策略是一种为防止环路增益大于1的时候，相位裕度不够导致振荡的频率补偿策略。
所述米勒补偿策略为通过米勒补偿电容，利用米勒效应将主极点往低频移动，将第一非主极点往高频移动，产生极点分裂的效果，达到补偿的目的。
具体地，所述电流源环路可以采用基于带有调零电阻的米勒补偿策略的频率补偿单元，用以对所述电流源环路进行频率补偿。
在典型的二级运放设计中，可以通过米勒补偿电容实现频率补偿，通过极点分裂来增加相位裕度，提高稳定性；但米勒补偿电容的引入会导致产生一个右半平面的零点，若设置不当该零点可能导致稳定性问题，此时，即可通过调零电阻等方法控制这个右半平面的零点，即可采用所述带有调零电阻的米勒补偿策略。
具体地，所述电压源环路可以采用基于单极点补偿策略的频率补偿单元，用以对所述电压源环路进行频率补偿。
所述单极点补偿策略，其主要原理是把控制带宽拉低，在功率部分或加有其他补偿的部分的相位达到180度以前使其增益降到0db，也叫主极点补偿。
所述单极点补偿，是在放大电路时间常数最大的回路中并接一个补偿电容，令放大电路的主极点频率下降从而增大相位裕度。
具体地，所述电流源环路可以采用靠空穴的流动运送电流的场效应管(pmos，positivechannelmetaloxidesemiconductor)和电流源构成的源极跟随器作为驱动器。
具体地，所述输入差分级，可以包括：n+1个pmos管或n+1个nmos管；
所述n+1个pmos管或n+1个nmos管，用于接收vref、及各电流源输出级和电压源输出级输出的反馈采样信号，将所述反馈采样信号作为各环路的输入信号和vref进行比较，以获得误差电流，将所述误差电流输入到所述输出级；所述n为电压源和电流源的总数。
具体地，所述输出级，可以包括：n+1个nmos管或n+1个pmos管；
所述n+1个nmos管或n+1个pmos管，用于驱动所述电流源输出级和所述电压源输出级产生n个电流源和电压源；n为电压源和电流源的总数。
图3为本发明实施例提供的输入差分级的结构示意图；如图3所示，所述输入差分级可以包括两种结构；
第一种结构，如图3(a)所示，包括：n+1个pmos管，各pmos管的源(s)极相连，所述n为电压源和电流源的总数；所述n+1个pmos管的s极连接一个恒流源，所述恒流源另一端连接供电电源(vdd)。
所述n+1个pmos管的漏(d)极分别输出信号：辅助误差电流(b0)、各电流源输出级和电压源输出级的误差信号(b1……bn)。
第二种结构，如图3(b)所示，包括：包括：n+1个n型金属氧化物半导体(nmos，negativechannelmetaloxidesemiconductor)管，各nmos管的s极相连后连接一个恒流源，所述恒流源另一端接地；n为电压源和电流源的总数。
所述n+1个nmos管的d极分别输出信号：辅助误差电流(b0)、各电流源输出级和电压源输出级的误差信号(b1……bn)。
图4为本发明实施例提供的输出级的结构示意图；如图4所示，所述输出级分为两种结构；
第一种结构，如图4(a)所示，包括：n+1个nmos管，各nmos管的栅(g)极相连，各nmos管的s极相连后接地，且g极连接第一个nmos管的d极；n为电压源和电流源的总数。
所述n+1个nmos管的d极分别接收信号：辅助误差电流(b0)、各电流源输出级和电压源输出级的误差信号(b1……bn)。
第二种结构，如图4(b)所示，包括：n+1个pmos管，各pmos管的s极相连后连接vdd，各pmos管的g极相连，且所述g极连接第一个pmos管的d极；所述n为电压源和电流源的总数。
所述n+1个pmos管的d极分别接收信号：辅助误差电流(b0)、各电流源输出级和电压源输出级的误差信号(b1……bn)。
图5为本发明实施例提供的两个电流源和一个电压源产生电路的结构示意图；如图5所示，根据电压源个数和电流源个数确定n＝2+1＝3；采用4个输入端的输入差分级作为电路的输入级，采用3个输出端的输出级。
所述电路，包括：具有4个输入端的输入差分级、具有3个输出端的输出级、电流源输出级和电压源输出级；其中，
所述具有4个输入端的输入差分级，包括：4个nmos管；
所述具有3个输出端的输出级，包括：4个pmos管；
所述电压源输出级，包括：1个nmos管和2个电阻；
所述电流源输出级，包括：两组电流源电路；每组电流源电路，包括：1个电流镜、1个nmos管、1个电阻。
具体连接如图5所示，所述输入差分级作为电路的输入级，具有4个输入端，包括：接收vref的信号点a0、接收各电流源输出级和电压源输出级输出的反馈采样信号的信号点a1、信号点a2、信号点a3；所述信号点a0、信号点a1、信号点a2、信号点a3分别为4个nmos管的g极；所述4个nmos管的s极相连，相连后的s极连接一个恒流源，所述恒流源另一端接地；
所述输入差分级将所述反馈采样信号作为各环路的输入信号和vref进行比较，以获得误差电流，将所述误差电流输入到所述输出级的接收端；所述输出级的接收端为：信号点b0、信号点b1、信号点b2、信号点b3；所述信号点b0用于接收辅助误差电流，信号点b1、信号点b2和信号点b3用于接收各电流源输出级和电压源输出级的误差信号。
所述信号点b0、信号点b1、信号点b2、信号点b3分别为4个pmos管的d极，4个pmos管的d极分别连接所述4个nmos管的d极；4个pmos管的s极相连后连接vdd；4个pmos管的g极相连，相连的g极连接第一个pmos管的d极；第二个pmos管、第三个pmos管、第四个pmos管的d极分别输出信号到电压源输出级的接收端和电流源输出级的接收端，即信号点c1、信号点c2、信号点c3；
所述电压源输出级，包括：nmos管和串联的2个电阻，所述nmos管的g极作为信号点c1，所述nmos管的s极连接第一个电阻，第一个电阻和第二个电阻之间为信号点d1，所述信号点d1输出反馈采样信号到信号点a1；所述nmos管和第一个电阻之间为所述电压源输出级产生的电压源e1；
所述电流源输出级，包括：两组nmos、电流镜和电阻；每组nmos、电流镜和电阻的结构相同；第一组的nmos管与电阻之间为信号点d2，电流镜产生电流源i1，电流镜一端连接vdd，另一端连接nmos管的d极，nmos管的g极即为信号点c2；第二组的nmos管与电阻之间为信号点d3，电流镜产生电流源i2，电流镜一端连接vdd，另一端连接nmos管的d极，nmos管的g极为信号点c3。
这里，第一组的nmos管的g极和s极分别连接一个电容的两端，第二组的nmos管的g极和s极可以分别连接在串联的电阻和电容的两端。这里，所述电容、及所述串联的电阻和电容作为频率补偿单元。
这里，所述电流镜，包括两个pmos管，两个pmos管的g极相连，s极相连，g极连接第一个pmos管的d极。
图6为本发明实施例提供的一个电流源和两个电压源产生电路的结构示意图；如图6所示，根据电压源个数和电流源个数确定n＝1+2＝3；采用具有4个输入端的输入差分级作为电路的输入级，采用具有3个输出端的输出级；
所述电路，包括：具有4个输入端的输入差分级、具有3个输出端的输出级、电流源输出级和电压源输出级；其中，
所述具有4个输入端的输入差分级，包括：4个pmos管；
所述具有3个输出端的输出级，包括：4个pmos管，还包括：4个nmos管、4个恒流源；
所述电流源输出级，包括：1个电流镜、1个电阻、1个pmos管；
所述电压源输出级，包括：两组电压源电路，每组电压源电路包括：2个电阻、1个nmos管；
本发明实施例中，所述电路还包括驱动器，所述驱动器，包括：1个恒流源和1个pmos管。
具体连接如图6所示，所述输入差分级作为电路的输入级，具有4个输入端，包括：接收vref的信号点a4、接收各电流源输出级和电压源输出级输出的反馈采样信号的信号点a5、信号点a6、信号点a7；所述信号点a4、信号点a5、信号点a6、信号点a7分别为4个pmos管的g极，各pmos管的s极相连，相连后的s极连接一个恒流源，所述恒流源另一端连接vdd；4个pmos管的d极连接所述输出级的接收端，分别为：信号点b4、信号点b5、信号点b6、信号点b7；
所述输出级具有3个输出端，分别为第二个pmos管、第三个pmos管、第四个pmos管的d极，所述3个输出端分别输出信号到电压源输出级的输入端、即信号点c4、信号点c5和电流源输出级的输入端、即信号点c6；
所述输出级包括的4个pmos管的s极相连、g极相连，所述s极相连后连接vdd，所述g极连接第一个pmos管的d极；4个pmos管的d极分别连接4个nmos管的d极，4个nmos管的g极相连，4个nmos管的s极即为信号点b4、信号点b5、信号点b6、信号点b7，所述4个nmos管的s极分别连接一个恒流源后接地；
所述电压源输出级，包括：两组电压源电路，每组电压源电路，包括：1个nmos管和串联的2个电阻；两组的结构相同，两个nmos管的g极分别为信号点c4、信号点c5；两个nmos管的s极分别连接一组串联的2个电阻，每组nmos管的s极和电阻间的连接点产生电压源e2和电压源e3；每组串联的2个电阻之间的信号点分别为信号点d4和信号点d5，分别连接所述输入差分级的第二个pmos管和第三个pmos管的g极；
所述电压源输出级还可以连接频率补偿单元，即一个电容，所述电容一端接地，另一端连接所述信号点c5。
所述电流源输出级，包括：电阻、pmos管和电流镜；pmos管的s极为信号点d6，连接电阻和输入差分级的第四个pmos管的g极；pmos管的g极为信号点c6，pmos管的d极连接电流镜，所述电流镜产生电流源i3；
所述pmos管的g极还可以连接驱动器，具体连接为：所述pmos管的g极连接所述驱动器的pmos管的s极，所述驱动器的pmos管的s极连接恒流源后连接vdd，所述驱动器的pmos管的d极接地。这里，所述电流源输出级的pmos管连接所述驱动器的pmos管时，所述驱动器的pmos管的g极可以作为信号c6，所述信号点c6连接所述输出级的第四个pmos管的d极。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。