高电源抑制比的低压差线性稳压器的制作方法

本实用新型涉及低压差线性稳压器设备技术领域，特别涉及一种高电源抑制比的低压差线性稳压器。

背景技术：

LDO即low dropout regulator，是一种低压差线性稳压器。如图1所示，现有的低压差线性稳压器一般由PMOS开关管、分压电阻R1和R2、比较放大器组成。其原理是：分压电压耦接比较放大器的一输入端，与加在另一输入端的基准电压相比较，两者的差值经比较放大器放大后，控制PMOS开关管的压降，从而稳定输出电压。若要提升产品性能，往往会通过降低输出噪声的方向上研究，但是该电路在频率为10⁷HZ时，输出的噪音较输入的噪音反而变得更大，其原因主要有三条线路来源：线路1是由于PMOS管内部存在耦合电容，VOUT输出受该耦合电容影响；线路2是由于比较放大器的内部也存在耦合电容，VA的电压受该耦合电容影响无法跟随VDD，造成PMOS的v_gs(VDD-VA)不断随VDD抖动；线路3是噪音经由VVD影响VA，又影响VOUT。

技术实现要素：

本实用新型提供一种高电源抑制比的低压差线性稳压器，解决上述的问题。

为解决上述问题，本实用新型实施例提供一种高电源抑制比的低压差线性稳压器，包括分压单元、比较单元、升压单元以及开关单元；

分压单元，用于产生一分压信号；

比较单元，包括两个输入端和一个输出端，其中一个输入端耦接所述分压单元，用于接收所述分压信号，另一输入端用于接收基准电压信号，输出端用于输出根据分压信号和基准电压信号的放大电压信号；

升压单元，耦接所述比较单元的输出端，用于提供一个开关信号；

开关单元，耦接所述比较单元的输出端、所述分压单元以及升压单元，用于响应所述开关信号，接收并根据所述放大电压信号输出降压信号，所述开关单元包括第一NMOS管，第一NMOS管的栅极耦接所述比较单元的输出端，漏极耦接第一电压信号，源极耦接所述分压单元。

作为一种实施方式，还包括降噪单元，所述降噪单元包括第二NMOS管，所述第二NMOS管的栅极和漏极均耦接第一电压信号，源极耦接第一NMOS的漏极。

作为一种实施方式，所述降噪单元还包括第一电阻，所述第一电阻一端耦接第二NMOS管的栅极，另一端耦接第一电压信号。

作为一种实施方式，还包括滤波单元，所述滤波单元包括第一电阻和第二电容，所述第一电阻一端耦接第二NMOS管的栅极，另一端耦接第一电压信号，所述第二电容耦接第一电阻和第二NMOS管的连接节点。

作为一种实施方式，所述第一NMOS管和第二NMOS管采用native NFET。

作为一种实施方式，所述升压单元包括第一电容，所述第一电容的一端耦接比较单元和开关单元的连接节点，另一端接地。

本实用新型相比于现有技术的有益效果在于：通过升压单元和第一NMOS管，可以提供高电源抑制比，输出平稳的降压信号，减小噪音输出，并使比较单元的输出信号跟随第一电压信号；通过第一NMOS管和第一电压信号之间设置第二NMOS管，可避免第一电压信号产生的电流直接从第一NMOS管的漏极流向源极。

附图说明

图1为现有技术中的低压差线性稳压器的电路图；

图2为本实用新型的高电源抑制比的低压差线性稳压器的电路图。

附图标注：1、分压单元；2、比较单元；3、升压单元；4、开关单元；5、降噪单元。

具体实施方式

以下结合附图，对本实用新型上述的和另外的技术特征和优点进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的部分实施例，而不是全部实施例。

如图2所示，一种高电源抑制比的低压差线性稳压器，包括分压单元1、比较单元2、升压单元3以及开关单元4；分压单元1，用于产生一分压信号；比较单元2，包括两个输入端和一个输出端，其中一个输入端耦接分压单元1，用于接收分压信号，另一输入端用于接收基准电压信号Vref，输出端用于输出根据分压信号和基准电压信号的放大电压信号；升压单元3，耦接比较单元2的输出端，用于提供一个开关信号；开关单元4，耦接比较单元2的输出端、分压单元1以及升压单元3，用于响应开关信号，接收并根据放大电压信号输出降压信号VOUT，开关单元4包括第一NMOS管，第一NMOS管的栅极耦接比较单元2的输出端，漏极耦接第一电压信号VDD，源极耦接分压单元1。

升压单元3包括第一电容，第一电容的一端耦接比较单元2和开关单元4的连接节点，另一端接地。实际方案为在原有电路中，增加一个电容。在本实施例中，第一电容为一大容量电容(即现有电容加升压单元3的叠加)，用于给第一NMOS管提供一开关信号，使第一NMOS管导通。

在一实施例中，为避免第一电压信号产生的电流直接从第一NMOS管的漏极流向源极。本实用新型的高电源抑制比的低压差线性稳压器还包括降噪单元5，降噪单元5包括第二NMOS管，第二NMOS管的栅极和漏极均耦接第一电压信号，源极耦接第一NMOS的漏极。在本实施例中，第一NMOS管和第二NMOS管均采用native NFET。

在一实施例中，为增大第二NMOS管的频宽，本实用新型的高电源抑制比的低压差线性稳压器的降噪单元5还包括第一电阻R1，第一电阻R1一端耦接第二NMOS管的栅极，另一端耦接第一电压信号VDD。在第一电阻和第二NMOS管组成的电路中，第一电阻R1充当一个有源电感的作用，可增大由第一电阻R1和第二NMOS管组成的电路的频宽，从而增大低压差线性稳压器的输出。

在另一实施例中，为给第一NMOS管提供一个稳定的工作点，在第二NMOS管的输入端设置滤波单元，滤波单元包括第一电阻R1和第二电容C2，第一电阻R1一端耦接第二NMOS管的栅极，另一端耦接第一电压信号VDD，第二电容C2耦接第一电阻R1和第二NMOS管的连接节点。

开关管饱和时候的漏极的电流计算公式为，其中，为电子的迁移速率，为单位面积栅氧化层电容，是宽长比，为过驱动电压，在本实施例中，为第一NMOS管的栅极电压与输出电压(即降压信号)的电压差，因此，对比采用PMOS的现有方案，该电压差会更加稳定，而且，不需要很大的回路补充电容，大幅度缩小芯片面积，减小芯片外接元件数量。所以，本实用新型的低压差线性稳压器可以提供高电源抑制比，输出平稳的降压信号，减小噪音输出，并使比较单元2的输出信号跟随第一电压信号。

本实用新型通过升压单元3和第一NMOS管，可以提供高电源抑制比，输出平稳的降压信号，减小噪音输出，并使比较单元2的输出信号跟随第一电压信号；通过第一NMOS管和第一电压信号之间设置第二NMOS管，可避免第一电压信号产生的电流直接从第一NMOS管的漏极流向源极。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围。特别指出，对于本领域技术人员来说，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。