本发明涉及电子电路技术，具体的说是涉及一种超低功耗的修调码值产生电路。
背景技术
修调(trimming)技术可以降低工艺波动、工艺失调等对电路的影响，提高芯片成品率。用修调trimming技术提高电路关键性能可以减小相关联电路的设计约束，降低设计难度，降低相关联电路的功耗，缩小电路面积。但是修调电路本身也有功耗，在芯片系统设计中需要充分考虑提高精度对于整个芯片系统的意义，也要考虑如何进一步降低修调电路的功耗。
因此，利用超低功耗的修调码值产生电路对电路进行优化的同时，需要降低修调电路的功耗，使之更适应于集成电路低功耗的趋势。
技术实现要素：
针对上述修调码值产生电路需要在功耗上进一步优化的问题，本发明提出一种超低功耗的修调码值产生电路，可以有效控制修调码值生成模块的工作时间，降低系统的功耗。
本发明所采用的技术方案为：
一种超低功耗的修调码值产生电路，包括控制信号产生模块、修调码值生成模块和修调码值保存输出模块，
所述控制信号产生模块用于产生控制信号pd_n和时钟信号ck，所述控制信号pd_n用于控制所述修调码值生成模块，所述时钟信号ck用于控制所述修调码值保存输出模块；
所述修调码值生成模块包括基准比较单元和产生单元，
所述基准比较单元包括第一nmos管nm1、第二nmos管nm2、第四nmos管nm4、第一pmos管pm1和第一电阻r1，
第一nmos管nm1的漏极连接基准电流iref，其栅极连接第二nmos管nm2的栅极和第四nmos管nm4的漏极并作为所述基准比较单元的第一输出端，其源极连接第二nmos管nm2和第四nmos管nm4的源极并接地gnd；
第四nmos管nm4的栅极连接所述控制信号pd_n；
第二nmos管nm2的漏极连接第一pmos管pm1的栅极和漏极并作为所述基准比较单元的第二输出端；
第一电阻r1的一端连接电源电压vdd，另一端连接第一pmos管pm1的源极；
所述产生单元包括第二pmos管pm2、熔丝、第三nmos管nm3和第五nmos管nm5，
第三nmos管nm3的栅极连接所述基准比较单元的第一输出端，其漏极连接第五nmos管nm5和第二pmos管pm2的漏极并作为所述产生单元的输出端，其源极连接第五nmos管nm5的源极并接地gnd；
第五nmos管nm5的栅极连接所述控制信号pd_n；
第二pmos管pm2的栅极连接所述基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；
熔丝的另一端连接电源电压vdd；
所述修调码值保存输出模块的输入端连接所述产生单元的输出端，其时钟端连接所述时钟信号ck，其输出端输出所述修调码值。
具体的，所述控制信号产生模块包括第一d触发器、第一延迟器delay_1、第二延迟器delay_2、第一与门and1、第一反相器inv1和第二反相器inv2，
第一与门and1的第一输入端连接使能信号en，其第二输入端连接第二反相器inv2的输出端，其输出端连接第一延迟器delay_1和第一反相器inv1的输入端；
第一反相器inv1的输出端输出所述控制信号pd_n；
第一延迟器delay_1的输出端产生所述时钟信号ck并连接所述第一d触发器的时钟输入端；
第一d触发器的数据输入端连接电源电压vdd，其复位端连接所述使能信号en，其q输出端连接第二延迟器delay_2的输入端；
第二延迟器delay_2的输出端连接第二反相器inv2的输入端。
具体的，所述控制信号产生模块还包括整形单元，所述整形单元包括第一施密特触发器，第一施密特触发器的输入端连接所述时钟信号ck，其输出端输出整形后的时钟信号连接第一d触发器的时钟输入端和所述修调码值保存输出模块的时钟端。
具体的，所述控制信号产生模块还包括第二与门and2和第三反相器inv3，
第三反相器inv3的输入端连接第一d触发器的时钟输入端，其输出端连接第二与门and2的第一输入端；
第二与门and2的第二输入端连接第一d触发器的q输出端，其输出端输出准备信号trimming_ok。
具体的，所述修调码值保存输出模块包括第二施密特触发器和第二d触发器，
第二施密特触发器的输入端连接所述产生单元的输出端，其输出端连接第二d触发器的数据输入端；
第二d触发器的时钟输入端作为所述修调码值保存输出模块的时钟端，其复位端连接所述使能信号en，其q输出端或q非输出端输出所述修调码值。
具体的，当需要产生n个修调码值时，所述修调码值产生电路包括n个产生单元和对应的n个所述修调码值保存输出模块，所述每个产生单元的输出端连接对应的所述修调码值保存输出模块的输入端，所述n个修调码值保存输出模块的输出信号构成所述需要的n个修调码值，其中n为正整数。
本发明的有益效果为：本发明提出的修调码值产生电路，当需要产生修调码值时利用控制信号pd_n控制修调码值生成模块工作产生修调码值，利用时钟信号ck控制修调码值保存输出模块保存产生的修调码值，在保存并输出产生的修调码值之后电路进入复位状态，修调码值的产生到输出只需产生一次时钟信号，减少了电流的损耗，大大降低了电路的功耗。
附图说明
图1所示是本发明的一种超低功耗的修调码值产生电路的一种实现电路结构图。
图2所示为本发明中控制信号产生模块的关键信号波形图。
图3所示为本发明在修调码值生成模块和修调码值保存输出模块的关键信号波形图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案。
本发明提出的一种超低功耗的修调码值产生电路，包括控制信号产生模块、修调码值生成模块和修调码值保存输出模块，其中控制信号产生模块用于产生控制信号pd_n控制修调码值生成模块是否正常工作，同时产生时钟信号ck控制修调码值保存输出模块将修调码值生成模块中产生单元的输出信号保存；修调码值生成模块通过控制熔丝产生所需的修调码值，修调码值保存输出模块的输入端连接产生单元的输出端，其时钟端连接时钟信号ck，用来保存并输出修调码值。实际使用时可以根据需要产生的修调码的位数设置修调码值生成模块中产生单元的个数和修调码值保存输出模块的个数，如需要产生n(n为正整数)位的修调码时，修调码值生成模块需要设置n个产生单元，n个产生单元可以共用一个基准比较单元，对应的也需要n个修调码值保存输出模块用来将n个产生单元的输出信号保存并输出，n个修调码值保存输出模块的输出信号构成需要的n位修调码值。
如图1所示，修调码值生成模块中，基准比较单元包括第一nmos管nm1、第二nmos管nm2、第四nmos管nm4、第一pmos管pm1和第一电阻r1，第一nmos管nm1的漏极连接基准电流iref，其栅极连接第二nmos管nm2的栅极和第四nmos管nm4的漏极并作为基准比较单元的第一输出端，其源极连接第二nmos管nm2和第四nmos管nm4的源极并接地gnd；基准电流iref可以由基准电流源提供；第四nmos管nm4的栅极连接控制信号pd_n；第二nmos管nm2的漏极连接第一pmos管pm1的栅极和漏极并作为基准比较单元的第二输出端；第一电阻r1的一端连接电源电压vdd，另一端连接第一pmos管pm1的源极。
产生单元包括第二pmos管pm2、熔丝、第三nmos管nm3和第五nmos管nm5，第三nmos管nm3的栅极连接基准比较单元的第一输出端，其漏极连接第五nmos管nm5和第二pmos管pm2的漏极并作为产生单元的输出端，其源极连接第五nmos管nm5的源极并接地gnd；第五nmos管nm5的栅极连接控制信号pd_n；第二pmos管pm2的栅极连接基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；熔丝的另一端连接电源电压vdd。作为优选，一般使用电流熔丝。
如图1所示给出了修调码值保存输出模块的一种实现电路结构，包括第二施密特触发器和第二d触发器，第二施密特触发器的输入端连接产生单元的输出端，其输出端连接第二d触发器的数据输入端；第二d触发器的时钟输入端作为修调码值保存输出模块的时钟端，其复位端连接使能信号en；d触发器的q输出端输出vout信号，其q非输出端输出vout’信号，一般选取d触发器的q输出端输出的vout信号作为修调码值，而d触发器的q非输出端输出的vout’信号作为备用修调码值，例如不熔断电流熔丝时，vout信号为1，vout’信号为0，而熔断之后恰恰与之相反，假如后续电路需要的修调码值为1，那么可以有两种方案：1、不熔断电流熔丝，选择vout信号作为修调码值输出；2、熔断电流熔丝，选择vout’信号作为修调码值输出，具体选择哪种方案可以根据修调码值所需情况和使用情况决定。
如图1所示给出了控制信号产生模块的电路实现结构，包括第一d触发器、第一延迟器delay_1、第二延迟器delay_2、第一与门and1、第一反相器inv1和第二反相器inv2，第一与门and1的第一输入端连接使能信号en，其第二输入端连接第二反相器inv2的输出端，其输出端连接第一延迟器delay_1和第一反相器inv1的输入端；第一反相器inv1的输出端输出控制信号pd_n；第一延迟器delay_1的输出端产生时钟信号ck并连接第一d触发器的时钟输入端；第一d触发器的数据输入端连接电源电压vdd，其复位端连接使能信号en，其q输出端连接第二延迟器delay_2的输入端；第二延迟器delay_2的输出端连接第二反相器inv2的输入端。
一些实施例中，第一延迟器delay_1产生的时钟信号ck先经过一个整形单元整形后再连接控制信号产生模块中第一d触发器的时钟输入端和修调码值保存输出模块的时钟端。整形单元可以由一个第一施密特触发器组成，如图1所示，也可以由两个串联的反相器组成，也可以替换为缓冲器buffer。
一些实施例中，控制信号产生模块还包括第二与门and2和第三反相器inv3，第三反相器inv3的输入端连接第一d触发器的时钟输入端，其输出端连接第二与门and2的第一输入端；第二与门and2的第二输入端连接第一d触发器的q输出端，其输出端输出准备信号trimming_ok。准备信号trimming_ok表示修调码值产生电路准备完毕，已经产生对应的修调码值，可以连接到后续电路做使能信号，告诉后续电路可以使用产生的修调码值进行工作了。第一d触发器和第二d触发器均为低电平异步复位结构。
下面以产生一位修调码值为例详细说明本发明的工作过程，修调码值生成模块包括一个基准比较单元和一个产生单元，产生单元中的电流熔丝为pfuse_1，产生单元的输出信号v_1经过修调码值保存输出模块后产生vout_1和vout_1’。
对于控制信号产生模块，初始时刻使能信号en为低，此时控制信号产生模块中的第一d触发器处于复位状态，第一d触发器的q输出端的输出信号为低电平，第二反相器inv2的输出信号vin2为高电平；当使能信号en拉高时，使能信号en和第二反相器inv2的输出信号vin2相与，使得pd信号升高，经过第一延迟器delay_1延迟δt1时间并经过整形后输入第一d触发器的时钟输入端，第一d触发器的数据输入端即d端所加电位为高电平，此时使能信号en为高，第一d触发器解除复位态，时钟信号ck上升沿到来使得第一d触发器的q输出端的输出信号变为高，经过第二延迟器delay_2延迟δt2时间后反相为vin2，最终可得如图2所示的波形。同时时钟信号ck取反后与第一d触发器的q输出端的输出信号相与可得准备信号trimming_ok，即表示修调校准产生电路准备完毕。
修调码值生成模块本质上为电流比较器，初始时刻控制信号pd_n为高，控制信号pd_n接入修调码值生成模块的基准比较单元中第四nmos管nm4的栅极和产生单元中第五nmos管nm5的栅极，使得第四nmos管nm4和第五nmos管nm5导通，拉低基准比较单元中第二nmos管nm2和产生单元中第三nmos管nm3的栅极电位以及产生单元的输出端v_1电位，使得整个修调码值生存模块关断，同时产生单元的输出端电位v_1处于零态而不是未确定态，此时称修调码值生存模块处于复位态。当使能信号en为高控制信号产生模块开始工作时，控制信号pd_n拉低接触修调码值生成模块的复位状态，使控制修调码值生成模块正常工作。
修调码值生成模块中，第一nmos管nm1、第二nmos管nm2和第三nmos管nm3组成电流镜，第四nmos管nm4用来控制电流镜是否开启，第五nmos管nm5用来控制修调码值生成模块中产生单元的输出信号不处于不定态，根据需要产生的修调值选择是否熔断电流熔丝pfuse_1，通过控制电流熔丝pfuse_1是否熔断控制产生单元的输出信号是高电平或低电平，利用在电流熔丝控制端上施以一定的外部电压即可产生电流熔断电流熔丝pfuse_1，电流熔丝pfuse_1在未熔断之前的阻值近似于0电流熔丝相当于一根导线，熔断之后的阻值接近于无穷大即断路。
修调码值保存输出模块在时钟信号ck到来时保存修调码值生成模块中产生单元的输出信号，当修调码值产生完成并输出后，控制信号产生模块再次翻转控制信号pd_n，使修调码值产生模块进入复位状态，产生一次修调码值的工作时间为δt1+δt2，经过δt1+δt2时间后整个修调码值产生电路关闭，以此来减少电流的损耗，大大降低了电路的功耗。
当电流熔丝pfuse_1未熔断时，电流熔丝的阻值rpfuse_1<<的基准比较单元中第一电阻r1的阻值r1，因为：
vgspm1+ipm1r1＝vgspm2+ipm2rpfuse_1
可得vgspm1<vgspm2，则ipm1<ipm2。其中ipm表示流过pmos管的电流值，vgs表示mos管的栅源电压值，vth表示mos管阈值电压，
又由于第二nmos管nm2与第三nmos管nm3的宽长比和栅源电压vgs相同，则inm2与inm3理应相同，由于nmos电流镜与pmos电流镜电流存在不匹配关系，产生单元的输出信号v_1会有减小此路流经第二pmos管pm2的电流的趋势，则使得v_1升高为高电平，
若电流熔丝pfuse_1熔断，则相当于断路，使得vgspm1>vgspm2，则ipm1>ipm2，v_1会有增大此路流经pm2的电流的趋势，所以v_1此时输出为低。
修调码值保存输出模块使用控制信号产生模块产生的时钟信号ck来作为时钟脉冲，当使能信号en变高整体电路开始工作后，先是修调码值生成模块解除复位态并根据电流熔丝的状态输出对应的产生单元的输出电压值v_1，由于延迟δt1的存在使得时钟信号ck来时v_1已准备完毕，时钟信号ck脉冲到来时即可将v_1值保存，得到输出vout_1或vout_1’。，修调码值的产生到输出只需产生一次时钟信号，
当需要产生n位修调码值时，可以利用一个控制信号产生模块产生一个控制信号pd_n控制修调码值生成模块中的n个产生单元，n个产生单元的输出信号v_1、v_2、……、v_n分别输入到n个修调码值保存输出模块的输入端，n个修调码值保存输出模块的输出信号组成n位的修调码值。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文所述方法和结构的步骤顺序、细节及操作做出各种修改、改变和优化。