一种改善失配影响的电流源的制作方法

本发明涉及微电子与固体电子学的射频与模拟集成电路设计领域，特别是一种低噪声电流基准源。

背景技术：

基准电流源是指在模拟集成电路中用来作为其它电路的电流基准的高精度、低温度系数的电流源。作为模拟集成电路的关键电路，主要用于运算放大器、数模转换器、模数转换器。由于基准电流源输出电流给系统的其它模块，所以其精度直接影响到整个系统的精度。所以需要尽量减小这种偏差，即失配（mismatch）。

目前，为了减小噪声，常见的方法为带隙基准源电路。带隙基准源电路主要是利用双极性晶体管器件得到一个温度补偿的带隙基准电压，进而通过电阻器件得到一个不受温度影响的基准电流。然而，由于带隙基准源电路需要用到双极性晶体管，而双极性晶体管的高阶非线性因素会制约基准电流的温度系数的精度，进而影响带隙基准源电路的精度。并且，由于电阻的阻值更容易受到制作工艺的影响而有所偏差，而且会被温度影响，进而影响带隙基准源电路的精度。

专利“王坤祥.一种基准电流源：中国，cn106557107a[p].2017-04-05.”（参考文献1）提出了一种基准电流源，通过mos管与双极性晶体管组合，能够产生正比于设定数值的电流，具有较高的精度和较低的温度系数，但是双极性晶体管会制约精度并且工艺带来的失配会更大。

文献“白会新,马振洋,王志武,杨可,曾佩佩,baihuixin,mazhenyang,wangzhiwu,yangke,zengpeipei-《中国民航大学学报》2017年4期”（参考文献2）提出了一种低电压抗电磁干扰的电流源结构。基于传统的基准电流源电路，通过电路设计降低镜像节点寄生电容，同时降低影响因子以抑制由电磁干扰造成的输出基准电流偏移，通过负反馈及二阶反馈电路降低噪声。但是没有针对工艺偏差进行优化设计，所以无法降低工艺带来的失配。

文献“baoguangliu,yuanwang"anoveldynamicelementmatchtechniqueincurrent-steeringdac,"in2013ieee10thinternationalconferenceonasic”（参考文献3）是一种结合了动态元素匹配和数据加权平均的dac结构，将电流源先分组，再随机选取，然后再加权平均，以减小元件失配带来的影响。这种结构的优点是改善了线性度，而应用于电流源时结构过于复杂。

综上，传统的电流源难以解决工艺造成的偏差失配问题，但是采用新型的多个电流源加权平均的结构能够降低偏差。

本发明的主要目的制作一种改善失配影响的电流源。

如图1所示，本发明采用如下手段实现：一种用于改善电流源失配影响的电路，包括数据加权平均（dwa，dataweightedaverage）和噪声整形（noise-shaping）两个部分。

所述的dwa为数据加权平均算法，将多个完全相同的子电流源的电流加权平均后输出，各个电流源的电流权重相同。dwa能够减小单个电流源电流值不匹配对电路性能的影响。首先由端口din输入nbits数据序列其每一位分别为d1、d2、…dn，分别控制每一个完全相同的子电流源的开关，其中当数据为1时，其控制的子电流源导通，当数据为0时，其控制的子电流源关断。一开始第1个周期，d1、d2…dg共gbits数据都为1，其余为0，则第一个电流源及其后共g个电流源导通，其中g为设定的数值。导通的电流源输出电流到求和器，求和器对电流求和，并输出。之后第2个周期d1、d2…dg共gbits数据变为0，d(g+1)、d(g+2)…d2g共gbits数据变为1,其余为0。相应的子电流源导通并输出。第n个周期时，d((n-1)*g+1)、d((n-1)*g+2)…d(n*g)为1，其余为0。单个电流源，单一时间内，由于工艺等原因造成其电流输出与理想电流输出存在偏差，即元件失配，但通过多个电流源同时提供电流，并在不同时间使用不同的电流源，并且对启用的电流源进行加权平均，使得电流输出虽有微小波动，但是能够最接近标准电流，将失配降到最低。

所述的noise-shaping，采用二阶调制器结构设计，将所有使用的电流源的电流进行加权平均作为基准电流，对dwa的输出电流进行噪声整形，误差通过噪声传递函数进行调整，经过noise-shaping能够将由mismatch产生的误差调制到高频带，提高信噪比。噪声传递函数采用全零点设计，实现容易，并且保证结构稳定性。

附图说明

图1是本发明一种改善失配影响的电流源的电路结构框图

图2是本发明一种dwa和noise-shaping电路图。

图1中

din：nbits数字数据输入

i1~in：n个电流源每路的电流输出

itotal：n个电流源总的电流

iref：参考电流

g：参考电流的增益系数

e：dwa电流输出itotal与g倍iref的差值

e1：经过h(z)后的电流值

iout：输出电流

图2中

d1、d2…dn：输出信号组

r1：第一电阻

m1：第一mos管

m6：第一mos管阵列

m2：第二mos管

m7：第六mos管

m8：第七mos管

r2：第二电阻

r3：第三电阻

c1：第一电容

c2：第二电容

m9：第二mos管阵列

m3：第三mos管

m4：第四mos管

m5：第五mos管

m7：第六mos管

m8：第七mos管

m10：第八mos管

m11：第九mos管

m12：第十mos管

opa1：第一运算放大器

opa2：第二运算放大器

ph1：周期输入信号

ph2：周期输入信号

iref：参考电流

iout：输出电流

具体实施方式

下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求项要求所限定的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于再次描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

下面参照图2描述根据本发明一些实施例中的电流源电路。

如图2所示，根据本发明的一个实施例，包括dwa电路及noise-shaping电路，其中dwa电路包括：第一电阻r1，第一mos管m1，第一mos管阵列m6，第二mos管m2，第六mos管m7，第七mos管m8；noise-shaping电路包括：第二电阻r2，第三电阻r3，第一电容c1，第二电容c2，第二mos管阵列m9，第三mos管m3，第四mos管m4，第五mos管m5，第六mos管m7，第七mos管m8，第八mos管m10，第九mos管m11，第十mos管m12，第一运算放大器opa1，第二运算放大器opa2。

所述的第一电阻r1、第二电阻r2与地相连；所述的第一mos管m1的漏级、栅极与第一电阻r1相连；所述的第一电流mos管阵列m6的源级与第一mos管m1的源级相连，栅极与第二mos管阵列m9相连；所述的第二mos管m2的源级栅极分别与第一mos管m1的源级栅极相连；所述的第七mos管m8栅极、漏级与第二mos管m2的漏级相连源级接地；所述的第六mos管m7，栅极与第七mos管m8栅极相连，源级接地；所述的第三mos管m3漏级与第一mos管m1，第一mos管阵列m6，第二mos管m2的漏级相连、源级与第一电容c1相连，栅极与输入信号ph1相连。所述的第五mos管m5源级与第二电容c2相连，栅极与输入信号ph2相连，漏级与第八mos管m10和第十mos管m12的栅极相连。所述的第三mos管m3源级与地相连，漏级与c1、c2、第一运算放大器opa1负极相连。所述的第一运算放大器opa1正极与地相连，输出与第八mos管m10和第十mos管m12的栅极相连；所述的第二运算放大器opa2正极与第三mos管的漏级相连，负极、输出端与第八mos管m10和第十mos管m12的栅极相连。第八mos管m10源级接地，漏级与第九mos管m11的栅极漏级相连。第十mos管m12源级接地，漏级输出iout。

第一mos管阵列m6分别与第一mos管形成镜像电流源，所以第一镜像电流mos管阵列m6的漏级理论上能提供相同的电流。以每次开启两个mos管为例，第一个周期内，输入信号d0、d1为1其余为0，此时mos管d0、d1开启，m6的漏级电流为2*i。第二mos管提供的iref经过镜像电流变为-g*iref。第二电阻r2将电流转化为电压。第一电容c1，第二电容c2，第三mos管m3，第四mos管m4，第五mos管m5，第一运算放大器opa1构成采样保持器，具备延时作用。第八mos管m10，第九mos管m11，第十mos管m12共同将电压转化为电流输出。

这样，即使因为工艺等原因，一些mos管提供的电流有所波动，但经过加权平均和滤波后，可以减小失配的影响。