不受温度电压影响的固定延迟电路的制作方法

本实用新型涉及电子领域技术，尤其是指一种不受温度电压影响的固定延迟电路。

背景技术：

图1是利用反相器形成的延迟链。将反相器串接是一种在数字电路设计里边常用的延迟方法(通常偶数级)，可以起到在时序上对信号进行延迟的作用。但是这种设计的构成单元反相器对电源电压、温度和制程的变化很敏感，当电源电压、温度和制程变化时，反相器串联构成的延迟电路会有很大的变异量。当电路设计所需要的延迟需要高精度的时候，这种串接反相器的做法就会产生很大的误差，将会影响电路的准确性和稳定性。

现有不受温度电压影响的固定延迟方法过程和产品组成可以参见图2，是美国专利US 7,391,274 B2利用带隙基准参考电压电路控制的电流源控制的延迟单元形成的延迟链。如图2所示的原理图，运算放大器、带隙基准参考电路和特殊材料电阻的使用，使得N1点和MP1的门电压可以在温度和制程变化的时候保持稳定，从而使得电流I2保持稳定(假定特殊材料没有温度系数)，从而通过1:1映射到反相器的电流恒定达到温度变化延迟也相对恒定的目的。其需要准确的不受温度影响的带隙基准参考电压，并需要使用运算放大器固定电流源中的节点电压，并且使用特殊材料的电阻器产生不受温度影响的参考电流。其仍未考虑温度和电压对反相器延迟单元造成的影响，具体表现为温度使得反相器中的MOS PN1和NN1的载流子迁移率变慢(等效电阻变大，MOS变弱)，即使电流源电路的电流保持稳定，由这样的反相器串接构成的延迟也会随着温度的升高而变慢，从而使得延迟的时间变长。另外电源电压的变化也会对反相器延迟单元的延迟量造成影响。

技术实现要素：

有鉴于此，本实用新型针对现有技术存在之缺失，其主要目的是提供一种不受温度电压影响的固定延迟电路，实现对于环境温度和电源电压变化，延迟时间仍然保持恒定。电路使用一个不受电源电压影响的电流源电路产生参考两组电压(所有MOS工作于饱和状态)，分别接入控制反相器延迟单元的上端PMOS管M8和下端NMOS管M5来控制反相器充放电的电流，并通过相关补偿来实现延迟电路的稳定。

为实现上述目的，本实用新型采用如下之技术方案：

一种不受温度电压影响的固定延迟电路，包括电流源和反相器延迟单元，

所述反相器延迟单元包括至少两个NMOS管M5,M6、至少两个PMOS 管M7,M8，其中，电源VDD先输入到PMOS管M8的源极，按照PMOS管M8、 PMOS管M7、NMOS管M6、NMOS管M5的顺序，相邻同种晶体管的漏极与源极串在一起，最后经NMOS管M5的源极接地，其中，PMOS管M8的栅极相接于导线PBIAS，PMOS管M7的栅极和NMOS管M6的栅极相接作为输入 A，PMOS管M7的漏极和NMOS管M6的漏极同时相接于输出Y，NMOS管 M5的栅极相接于导线NBIAS；

所述电流源的电路结构包括至少两个NMOS管M1,M2、至少两个PMOS 管M3,M4、以及电阻RS；其中，电源VDD先输入到PMOS管M3,M4的源极， PMOS管M3,M4的栅极和M4的漏极电性相接在一起作为PBIAS输出，PMOS 管M3,M4的漏极分别相接于NMOS管M1,M2的漏极，NMOS管M1和M2的栅极与M1的漏极电性相接在一起作为NBIAS输出，NMOS管M1的源极直接接地，NMOS管M2的源极相接于电阻RS，然后电阻RS的另一端接地；

电流源中的输出PBIAS和NBIAS分别用于连接反相器延迟单元中 PMOS管M8栅极导线PBIAS和NMOS管M5导线NBIAS。

作为一种优选方案，所述电流源的电路结构中，电源VDD有一个节点电性连接于PMOS管M3的源极，PMOS管M3的漏极相接于NMOS管M1的漏极，由NMOS管M1的源极接地；此外，电源VDD还有另一个节点电性连接于PMOS管M4的源极，PMOS管M4的漏极相接于NMOS管M2的漏极，NMOS 管M2的源极先接电阻RS，然后电阻RS的另一端接地；PMOS管M3和M4的栅极和M4的漏极相连为反相器延迟单元提供PBIAS电压，NMOS管M1和 M2的栅极和M1的漏极相连为反相器延迟单元提供NBIAS电压。

作为一种优选方案，所述反相器延迟单元有多级，多级反相器延迟单元通过输入A和输出Y串联。

作为一种优选方案，所述PMOS管是指P沟道MOS晶体管，NMOS 管是指N沟道MOS晶体管。

本实用新型与现有技术相比具有明显的优点和有益效果，具体而言，由上述技术方案可知，电路使用一个不受电源电压影响的电流源电路产生参考两组电压(所有MOS工作于饱和状态)，分别接入控制反相器延迟单元的上端PMOS管(如图中M8)和下端NMOS管(如图中M5)来控制反相器充放电的电流，并具体通过三组补偿调节，实现延迟电路的稳定。

为更清楚地阐述本实用新型的结构特征和功效，下面结合附图与具体实施例来对本实用新型进行详细说明。

附图说明

图1是现有技术反相器延迟单元级联电路图。

图2是现有技术使用带隙参考电压控制电流源电路图。

图3是本实用新型之实施例的反相器延迟单元电路图。

图4是本实用新型之实施例的电流源电路图。

图5是本实用新型之实施例的结合图3及图4形成具有偏置电压控制的反相器延迟单元的电路图。

图6是本实用新型之不受温度电压影响的电流源控制的反相器延迟单元形成的延迟链的示电图。

具体实施方式

请参照图3至图6所示，其显示出了本实用新型之较佳实施例的具体结构和方法流程，本实用新型设计的基本思想是采用多级反相器串接来实现信号延迟。通过控制反相器翻转时充、放电的电流来控制一级反相器造成的延迟。如果电流源产生的电流可以在温度和电源电压变化时相对稳定并可以对温度和电压变化对反相器的影响做出合适的补偿的话，那么反相器造成的延迟就会保持恒定，从而由多级这样的恒定延迟的反相器构成的延迟链在工作温度、输入电压变化时，也能对输入的信号保持恒定的延迟。其电路构造包括电流源和多级反相器延迟单元。

如图3所示，所述反相器延迟单元包括至少两个NMOS管M5,M6、至少两个PMOS管M7,M8，其中，电源VDD先输入到PMOS管M8的源极，按照PMOS管M8、PMOS管M7、NMOS管M6、NMOS管M5的顺序，相邻同种晶体管的漏极与源极串在一起，最后经NMOS管M5的源极接地，其中，PMOS 管M8的栅极相接于导线PBIAS，PMOS管M7的栅极和NMOS管M6的栅极相接于输入A，PMOS管M7的漏极和NMOS管M6的漏极同时相接于输出Y， NMOS管M5的栅极相接于导线NBIAS。

延迟链中使用的反相器中使用了额外的PMOS管M8和NMOS管 M5，通过控制加在其栅极上面的电压(PBIAS、NBIAS)，就可以达到控制反相器延迟单元工作时的电流大小的效果。BIAS电压通过一个电流源电路产生，当电流源电路中的电流恒定时，由PBIAS控制的PMOS管M8和 NBIAS控制的NMOS管M5就会使得反相器延迟单元在充放电时的电流行为一致，从而达到使得反相器延迟单元延迟时间恒定的目的。将电流发生器电路中的PMOS管M8、NMOS管M5栅极上面的电压分别接到反相器延迟单元的PBIAS和NBIAS上面(各自要相匹配)，就实现了上述通过电流发生器对反相器延迟单元工作电流进行稳定限定的目的。

如图4所示，所述电流源的电路结构包括至少两个NMOS管M1,M2、至少两个PMOS管M3,M4、以及电阻RS；其中，电源VDD先输入到PMOS管 M3,M4的源极，PMOS管M3,M4的栅极和M4的漏极电性相接在一起，作为 PBIAS输出，PMOS管M3,M4的漏极分别相接于NMOS管M1,M2的漏极， NMOS管M1和M2的栅极与NMOS管M1的漏极电性相接在一起，作为 NBIAS输出；NMOS管M1的漏极直接接地，NMOS管M2的漏极相接于电阻 RS，然后电阻RS的另一端接地。

将电流源中各个NMOS管M1,M2栅极上面的电压接于反相器延迟单元的导线NBIAS，将各个PMOS管M3,M4的栅极上面的电压接于反相器延迟单元的导线PBIAS。

更为具体的，所述电流源的电路结构中，NMOS管具有M1,M2两个， PMOS管只有M3,M4两个。电源VDD有一个节点电性连接于PMOS管M3的源极，PMOS管M3的漏极相接于NMOS管M1的漏极，由NMOS管M1的源极接地；此外，电源VDD还有另一个节点电性连接于PMOS管M4的源极， PMOS管M4的漏极相接于NMOS管M2的漏极，NMOS管M2的漏极先接电阻 RS，然后电阻RS的另一端接地。

以上提到的PMOS管是指P沟道MOS晶体管，NMOS管是指N沟道MOS 晶体管。

下面讲述使用的电流源来实现电流稳定的原理。

电路原理描述:

在上述电路中,I1＝I2＝I因为M3和M4两个晶体管匹配.所以就有下列关系:

电流源电路中NMOS管M1和M2的栅极相连接，电压相等，故有 VGS1＝VGS2+IRs；(1.1)

由处于饱和区的NMOS管M1的漏源电流计算公式可得：

由处于饱和区的NMOS M2的漏源电流计算公式可得：

从公式(1.1)和公式(1.3),可以得出:

进一步对所得等式整理可得出电流源电路中的电流值

其中Vos1为NMOS M1的栅极和源极的电压差，Vos2为NMOS M2的栅极和其源极的电压差，Rs为电流源中电阻器的阻值，I为电流源电路中流过NMOS M1 和M2的电流，β是与MOSFET的载流子的迁移率、单位面积的栅氧化层电容，和长宽比相关的参数，总体上讲，β的值与环境温度呈负相关。Vt为 NMOS M1和M2的阈值电压，M1和M2匹配，故两者有相同的阈值电压Vt。N 为参数，代表NMOS M2的宽度是M1宽度的N倍。

通过上述推导结果可以知道，该电流产生电路在保证电流源电路中晶体管都工作在饱和区的情况下，产生一个不受电源电压影响的稳定电流。

从上述描述可知，电流发生器在介绍的特定结构下可以不受电源电压影响产生的稳定电流(所有的晶体管要工作在饱和区)。然而电路在实际工作中另外一个很重要的影响因素是温度。由于温度变化，电流发生器中的 MOS管的载流子迁移率和电路中串接的N+电阻的阻值都会受到影响。由公式(1.5)

可知，β值和电阻R的值都会影响到电路中电流的大小。具体表现为温度升高，电阻阻值升高，即R值变大，使得电流变小(正相关)。另一方面，温度升高使得载流子的迁移率降低，从而使得β值降低，由公式(1.5)可知这将使得电路中电流增大(负相关)。这样来看温度升高对电流大小造成的影响具体由温度对电阻阻值和载流子迁移率的作用来产生影响的。这样一来，通过调节电阻R的阻值和NMOS的W/L比例可调节β和R的影响比例，将环境温度对参数β和R的影响降到最低，可最大限度地降低环境对电流电电路电流的影响，进而将温度延迟量的影响抵消，使温度对两者的影响达到平衡，从而抵消温度变化对电流源电路的影响。

图5是一级由电流发生器产生的偏置电压控制的反相器示意图，实际延迟链由多级这样的反相器延迟单元串联构成，多级反相器延迟单元通过输入A和输出Y串联，参照图6。对于带有控制MOS的逆变单元来讲，即使是PBIAS和NBIAS电压可以将电流发生器中产生的稳定电流复制到反相器延迟单元中，由于温度的变化，MOS的等效电阻和阀值电压也会相应发生变化，从而使得延迟的量发生变化。具体表现为温度升高，反相器延迟单元中的MOS管的载流子迁移率会变低，相当于等效电阻变大，这样会造成延迟的时间变长。

通过β值和电阻Rs之间的补偿可以平衡环境温度对电流源的电流值的影响，适当的增强环境温度对β的影响可以使得环境温度升高时，电流源电路的电流会适当增大，这样增大的电流反映到电流源控制的反相器延迟单元中即可补偿温度升高造成的反相器延迟单元延迟变长的影响。这样在环境温度变化时，此结构延迟电路的延迟量会保持恒定。

当电源电压升高时，电流源电路可以提供恒定的电流，但是电压变化会给反相器延迟单元中的输入MOSFET M6和M7的栅极电压造成改变，当电源电压升高时，M6和M7的等效电阻降低，趋向于使延迟单元的延迟量降低，另一方面由于电源电压升高，反相器延迟单元充放电时，需要达到的电压准位也相应升高，这样趋向于使延迟单元的延迟量增大，所以只需要调节电流源控制的MOSFET M5和M8，限定电流到合适的水平，就可以使得反相器延迟单元在电源电压变化时得到补偿，实现延迟量的稳定。

综上所述，使用上述电路结构和补偿方法，就可以实现一个不受电压和温度影响的延迟链。

本实用新型将上述方法进一步总结归纳，整理如下：

一种不受温度电压影响的固定延迟电路的补偿方法，通过3组补偿来实现延迟电路的稳定：

第一组：电流源内部的NMOS管M2的β值与电阻Rs之间互补，实现当工作温度升高时电流I1和I2保持稳定；I2电流计算值为当温度升高时，β变小对趋向于使电流增大，电阻值Rs变大趋向于使电流减小，两者对该电流的影响关系可以通过改变电阻Rs和β的大小来调节补偿；结合同时电路结构消除了电源电压对电流的影响，经过补偿后就形成了一个不受电压温度影响的电流源；

第二组：所述反相器延迟单元，当温度升高时输入A连接的NMOS管 M6和PMOS管M7由于载流子流动性变差，因此会使得NMOS管M5和PMOS 管M8提供稳定电流时，反相器延迟单元造成的延迟量变大；通过调整第一组的Rs和β的值可使得当温度升高时，电流源电流适当增大，借此来补偿由于温度升高时NMOS管M6和PMOS管M7载流子流动变差造成的延迟量增大；

第三组：当电源电压升高时，反相器延迟单元输入A的高电位也会随电源电压升高，栅极电压和电源电压升高使得NMOS管M6和PMOS管M7打开时的等效电阻变小，这倾向于使得反相器延迟单元的延迟量降低，同时由于电压升高，反相器延迟单元输出由低电位翻转到高电位和从高电位反转到低电位的电压跨度也增大了，这将倾向于让反相器延迟单元的延迟时间增长，二者可以互补；通过适当控制上方PMOS管M8和下方NMOS管M5 的电流，可将上述互补的两者实现最优化的互补，抵消电源电压变化对延迟单元延迟量的影响，实现延迟稳定。

以上三组补偿相互配合，可以最大限度的降低温度和电压对反相器延迟单元延迟量的影响，从而实现反相器延迟单元构成的延迟线的稳定。

本实用新型无论从电路结构还是补偿方法上均与现有技术具有先进性。

(1)相对于使用最基本的反相器级联的方法，本专利通过使用一个不受环境温度和电源电压影响的电流源电路产生的偏压信号对反相器中的电流进行限制，从而通过控制电流来保持延迟时间的稳定。

(2)相对于专利US 7,391,274B2使用带隙基准参考电压电路产生固定电压并通过特殊材料电阻生成固定电流方案，本专利采取了一种结构更为简单的不受电压影响的电流源来产生可以控制反相器电流的偏压控制信号。从电路结构上专利US 7,391,274B2使用带隙基准参考电压电路(一般由MOS管、三极管、电阻和运算放大器等构成)产生恒定的参考电压，并使用额外的运算放大器来将带隙基准参考电压电路产生的恒定电压复制到电流源电路中，再通过使用特殊材料的珪铝电阻(需要在温度变化时保持恒定的电阻值)来产生恒定的电流值，再通过使用这个电流源电路来产生偏压信号来控制反相器延迟单元的延迟。相对于上述专利US 7,391,274B2，本设计采用了更为简便的控制电路，采用了两个PMOS M3和M4，两个 NMOS M1和M2，和一个普通材质的电阻(具有温度系数)来构成电流源电路，并通过特殊的电路结构使得该电流源的电流不受环境温度和工作电压影响。控制电路相比于专利US 7,391,274B2，避免了使用三极管，运算放大器电路，和特殊材质的电阻器，从而大大简化了控制电路。补偿机制上，本设计还通过调节电流源电路中的NMOS的β值和电阻器Rs的关系使得工作环境温度升高时，电流源的电流稍微增大来补偿温度升高对反相器延迟单元中晶体管变慢的影响，并通过选择合适的电流来补偿电源电压变化对反相器延迟单元中的输入晶体管M6和M7的影响。从而使得本设计在控制电路的结构相比于专利US 7,391,274B2更加简便，而且电路对温度和电源电压对反相器延迟单元的影响进行了进一步的补偿，使得整个延迟电路对工作环境温度变化和电源电压变化有了更强的抗干扰性，使得电路的延迟量在环境温度和电源电压变化时更加恒定。

本实用新型的电路结构和补偿方法在要求较高的数字电路设计中，实现延迟链的稳定性具有很大的实际意义。延迟链还可以是很多其他电路的构成单元，例如通过延迟构成的环形振荡器可以用做系统内部的时钟源；利用延迟和相关逻辑电路可以设计时钟速率检测电路。环形振荡器构成的时钟源和时钟速度检测电路的稳定性取决于延迟链设计的稳定性和准确性。以由该种设计方法构建的延迟电路设计的时钟速率检测电路而言，对于不同环境温度和电源电压，检测电路的检测标准是恒定不变的，这对于本就是外部输入的不受电压和温度影响的时钟信号速率的检测，有非常重要的实际意义。

(1)使用数字锁定环的分门延迟调整：电路使用一种延迟锁定环DLL，其包括用于将时钟信号进行延迟的延迟线；一个用于检测时钟信号和延迟时钟信号之间的相位、频率的检测器(PFD)；一个可调偏置电流的电流源，其用于将上述二者的相位差、频率差转换为控制电压，该控制电压将会反馈去控制所述延迟信号的延迟量。其基本思想是通过PFD来检测两时钟信号的相位、频率关系，并将差异转换为电压控制信号，进而反馈修正两组时钟信号的延迟关系，达到动态调节的目的。因此，该专利设计在实现方式、控制电路，和实现目的上与传统设计并不相同。

(2)数位式资讯序列器与延迟调节器：该专利设计的目的是实现一种全数字式的延迟方式和电路，不使用任何模拟电路控制，只是用数位指令控制码来调节和校正延迟时间。通过相关装置可检测被控制延迟中因处理程序，温度和电源变动而引起的延迟元件的延迟变化，从而产生数位指令校正码，以便调节修正被控制的延迟。此外，该专利设计还提供了一种数位指令控制码来调节修正被控制的延迟的方法，并没有使用到模拟电路，在实现方式上与本领域的常规设计不相同。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型的技术范围作任何限制，故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。