一种高电源纹波抑制比的耗尽型参考电压源的制作方法

本发明属于电子技术领域，尤其涉及一种高电源纹波抑制比的耗尽型参考电压源。

背景技术：

现有技术的耗尽型参考电压源结构主要采用一个耗尽型nmos管m11和一个增强型nmos管m12串联组成，由于采用标准的cmos工艺制备，耗尽型nmos管m11的衬底只能接地，所以会有体效应。工艺角发生变化时，器件的仿真参数会有所区别。当器件体效应很显著时会导致耗尽型nmos管m11的阈值电压发生改变，在供电电压不改变的情况下，对耗尽型nmos管m11的导通效果会有影响，使源级输出电压改变。在温度范围不变的情况下影响到输出vref的温度系数。由于输出电压的变化影响，使电源纹波抑制比不好。

技术实现要素：

本发明要解决的技术问题是：提供一种高电源纹波抑制比的耗尽型参考电压源，以解决现有技术的耗尽型参考电压源结构在工艺角发生变化时，体效应会影响到输出vref的温度系数，且电源纹波抑制比不好等技术问题。

本发明技术方案：

一种高电源纹波抑制比的耗尽型参考电压源，它包括：耗尽型nmos管m1；增强型nmos管m2和m3；增强型pmos管m4和m5，m1的栅级和源级接vss；m1的漏级与m4的漏级和栅级相连接；m2的源级与vss连接；m2的栅级与m3的源级和电阻r1、r2串联电路相连接；电阻r2下端接vss，上端与r1下端相连接；m2的漏级与m3的栅级、m5的漏级相连接；m3的漏级与电源vcc连接；m4的源级、m5的源级与电源vcc连接；m5的栅级与m4的栅级和漏级相连接；输出vref接到电阻r1、r2之间，电阻r1、r2为可调电阻。

所述增强型nmos管m3替换为耗尽型nmos管。

它还包括耗尽型nmos管m6；m6的源级与地连接；m6的栅级和漏级相连且与m2的源级相连接。

耗尽型nmos管m10，增强型pmos管m7、m8和m9，电容c1和c2；m2的漏级与m5漏级、m3栅级和m7栅级相连接；电阻r1、r2串联，r2下端接vss，输出vref接在r1、r2中间；m3源级与vreg相连；m和m5的源级与verg相连；m5的栅级与m4的栅级和漏级相连接；m6的源级接vss；m7的漏级接vss；m7的源级与vreg相连；m8漏级接vreg；m8和m9的源级接vcc；m8的栅级与m9的栅级和漏级相连接；m10的源级和栅级与vss相连；m10的漏级与m9的栅级和漏级相连；电容c1下级板接vss，上级板接vreg；电容c2下级板接vss，上级板与m7的栅级、m5的漏级、m3的栅级和m2的漏级相连接。

本发明的有益效果：

本发明与现有技术的耗尽型参考电压源结构相比有以下优点:

通过对参考电压源结构的改进，降低了电源电压vcc变化对输出电压的影响。提高了输出vref的电源纹波抑制比；

通过增加mos管进行温度系数补偿，降低了工艺角变化对输出vref温度系数的影响。

电容c1的增加，提高了vref的高频输入电压纹波抑制比。

解决了现有技术的耗尽型参考电压源结构在工艺角发生变化时，体效应会影响到输出vref的温度系数，且电源纹波抑制比不好等技术问题。

附图说明

图1为现有技术的耗尽型参考电压源结构示意图；

图2为具体实施例1结构示意图；

图3为具体实施例2结构示意图；

图4为具体实施例3结构示意图；

图5为具体实施例4结构示意图。

具体实施方式：

具体实施例1：

一种高电源纹波抑制比的耗尽型参考电压源：

m1为耗尽型nmos；m2，m3为增强型nmos；m4，m5为增强型pmos。消除了体效应对输出vref温度系数的影响，同时可以通过修调r1的值来保证输出vref的精度。

在连接方式上mos管m1的栅级和源级接vss；mos管m1的漏级与mos管m4的漏级和栅级相连接；mos管m2的源级与vss连接；mos管m2的栅级与mos管m3的源级和电阻r1、r2串联电路相连接；电阻r2下端接vss，上端与r1下端相连接；mos管m2的漏级与mos管m3的栅级、mos管m5的漏级相连接；mos管m3的漏级与电源vcc连接；mos管m4的源级、mos管m5的源级与电源vcc连接；mos管m5的栅级与mos管的m4的栅级和漏级相连接；输出vref接到电阻r1、r2之间。

具体实施例2：

一种改进的高电源纹波抑制比的耗尽型参考电压源：

和具体实施例1的区别在于mos管m3为耗尽型nmos，拓宽了该电路的最低工作电压。

具体实施例3：

一种改进的高电源纹波抑制比的耗尽型参考电压源：

m1为耗尽型nmos；m2为增强型nmos；m3为耗尽型nmos；m4，m5为增强型pmos。在结构2的基础上增加一耗尽型nmosm6。当工艺角发生变化时，输出vref的温度系数会由于m1阈值电压的变化而改变，由于m1和m6均为耗尽型nmos，会对输出vref的温度系数进行补偿，降低了工艺角变化对输出vref温度系数的影响。

在连接方式上mos管m1的栅级和源级接地；mos管m1的漏级与mos管m4的漏级和栅级相连接；mos管m6的源级与地连接；mos管m6的栅级和漏级相连且与mos管m2的源级相连接；mos管m2的栅级与mos管m3的源级和r1、r2串联的串联电路相连接；电阻r2下端接vss，上端与r1下端相连接；mos管m2的漏级与mos管m3的栅级和mos管m5漏级相连接；mos管m4的源级和mos管m5的源级与电源vcc相连接；mos管m5的栅级与mos管m4的栅级和漏级相连接；mos管m3的源级与电源电压vcc相连接；输出vref接到电阻r1、r2之间。

具体实施例4：

一种改进的高电源纹波抑制比的耗尽型参考电压源：

m1为耗尽型nmos；m2为增强型nmos；m3为耗尽型nmos；m4，m5为增强型pmos；m6为耗尽型nmos。m10为耗尽型nmos，m7，m8，m9为增强型pmos，c1、c2为电容。vreg=(1+r1/r2)*vref+vgs（m3）+vgs(m7),不随vcc的变化而变化；由于m7，m4,m5均为pmos，保证了m5的vds和m4相同，且不受温度变化的影响。提高了输出vref的电源纹波抑制比，c1有助于提高vref的高频输入电压纹波抑制比。c2的作用在于环路稳定性补偿。

在连接方式上mos管m1的栅级和源级与vss相连接；mos管m1的漏级与mos管m4的漏级和栅级相连接；mos管m2的源级与mos管m6的栅级和漏级相连接；mos管m2的栅级和mos管m3的漏级、电阻r1上端相连接；mos管m2的漏级与mos管m5漏级，mos管m3栅级，mos管m7栅级相连接；电阻r1、r2串联，r2下端接vss，输出vref接在r1、r2中间；mos管m3源级与vreg相连；mos管m4,mos管m5的源级与verg相连；mos管m5的栅级与mos管m4的栅级和漏级相连接；mos管m6的源级接vss；mos管m7的漏级接vss；mos管m7的源级与vreg相连；mos管m8漏级接vreg；mos管m8和mos管m9的源级接vcc；mos管m8的栅级与mos管m9的栅级和漏级相连接；mos管m10的源级和栅级与vss相连；mos管m10的漏级与mos管m9的栅级和漏级相连；电容c1下级板接vss，上级板接vreg；电容c2下级板接vss，上级板与mos管m7的栅级、mos管m5的漏级、mos管m3的栅级、mos管m2的漏级相连接。