一种带电压比较器电路的并机均流控制电路的制作方法

本实用新型属于电源领域，尤其涉及一种带电压比较器电路的并机均流控制电路。

背景技术：

目前，模块电源的并机均流控制电路常采用型号为ucc29002的控制芯片，其内部电路框图如图1所示。

常用的并机均流控制电路如图1所示，i_out端是并机系统中各单元模块的负载电流采样信号端，pc端是并机系统的均流母线信号端，并机系统中的各单元模块的均流母线pc端须在单元模块外部通过导线连接在一起，因此pc端电压代表了并机系统中负载电流最大的单元模块的负载电流信号电压，adj端是并机系统中各单元模块的负载电压采样信号调节端。负载电流采样信号端i_out的采样信号经电阻r1馈入控制芯片u1的第2脚(cs+)，经控制芯片u1放大后，从控制芯片u1的第8脚(cs0)输出，同时，控制芯片u1的第8脚(cs0)的负载电流信号在控制芯片u1的内部经等效二极管电路从控制芯片u1的第7脚(ls)输出给均流母线信号端pc，而且均流母线信号端pc的电压还经控制芯片u1的第7脚(ls)馈入控制芯片u1内部与第8脚(cs0)的负载电流信号进行电压比较，当第8脚(cs0)负载电流信号电压小于代表并机系统单元模块最大负载电流的均流母线信号端pc的电压时，控制芯片u1的第5脚(adj)将通过三极管q1和二极管d1对负载电压采样信号调节端adj进行分流，导致负载电压采样量减小，由此负载电压将升高，负载电流变大，从而实现高精度均流。

但是，在实际应用中，由于控制芯片u1的内部二极管输出特性，使均流母线信号端pc常呈现高阻状态，而均流母线信号端pc又在承载各单元模块的并机系统电路板上通过导线长距离相连，难免引入高频干扰信号，使各单元模块并机均流控制失常，尤其是在空载时，均流母线信号端pc干扰信号远远大于各单元模块的负载电流信号，从而通过控制芯片u1的第5脚(adj)使三极管q1的导通阻抗下降，减小模块输出电压的反馈量，严重影响并机系统的空载电压精度和系统加载瞬间的均流度，尤其是在低温工作初始阶段问题更为突出。

技术实现要素：

本实用新型的目的在于：针对上述技术领域，提供一种带电压比较器电路的并机均流控制电路。

本实用新型采用的技术方案如下：

一种带电压比较器电路的并机均流控制电路，包括控制芯片u1、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电容c1、电容c2、电容c3、电容c4、二极管d1和三极管q1；所述控制芯片u1采用ucc29002；负载电流采样信号端i_out经电阻r1连接控制芯片u1的第2脚；电阻r1和控制芯片u1的第2脚之间的电性连接点，控制芯片u1的第3脚，以及电容c1的一端均连接直流电源vcc；电容c1的另一端接地；控制芯片u1的第1脚经电阻r3接地；电容c2和电阻r4并联后，一端连接控制芯片u1的第1脚，另一端连接控制芯片u1的第8脚；控制芯片u1的第4脚接地，第6脚依次经电容c3和电阻r6接地；控制芯片u1的第5脚连接三极管q1的发射极，又经电阻r5连接直流电源vcc；三极管q1的基极连接直流电源vcc，集电极依次经二极管d1的负极和正极连接负载电压采样信号调节端adj；控制芯片u1的第7脚经电容c4接地，又经电阻r10连接均流母线信号端pc；

还包括电压比较器电路，所述电压比较器电路包括电压比较器u2、电容c5、电阻r7、电阻r8和电阻r9；电压比较器u2的输出端与电阻r10的一端连接，正向输入端与电阻r10的另一端连接；电压比较器u2的电源端，电阻r8的一端，以及电容c5的一端均连接至直流电源vcc；电阻r8的另一端连接电阻r9的一端；电压比较器u2的反向输入端与电阻r8和电阻r9之间的电性连接点连接；电压比较器u2的接地端，电阻r9的另一端，以及电容c5的另一端均接地。

其中，所述电压比较器u2为oc或od电压比较器。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：

本实用新型通过插入电压比较器电路，有效解决了控制芯片采用ucc29002的并机均流控制电路的空载电压漂高的问题，同时也避免了对均流精度的影响。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是控制芯片ucc29002的内部电路图。

图2是现有技术中控制芯片采用ucc29002的并机均流控制电路图。

图3是本实用新型中控制芯片采用ucc29002的并机均流控制电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型，即所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

以下结合实施例对本实用新型的特征和性能作进一步的详细描述。

实施例1

如图3所示，本实施例提供的一种带电压比较器电路的并机均流控制电路，包括控制芯片u1、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、电容c1、电容c2、电容c3、电容c4、二极管d1和三极管q1；所述控制芯片u1采用ucc29002；

负载电流采样信号端i_out经电阻r1连接控制芯片u1的第2脚；电阻r1和控制芯片u1的第2脚之间的电性连接点，控制芯片u1的第3脚，以及电容c1的一端均连接直流电源vcc；电容c1的另一端接地；控制芯片u1的第1脚经电阻r3接地；电容c2和电阻r4并联后，一端连接控制芯片u1的第1脚，另一端连接控制芯片u1的第8脚；控制芯片u1的第4脚接地，第6脚依次经电容c3和电阻r6接地；控制芯片u1的第5脚连接三极管q1的发射极，又经电阻r5连接直流电源vcc；三极管q1的基极连接直流电源vcc，集电极依次经二极管d1的负极和正极连接负载电压采样信号调节端adj；控制芯片u1的第7脚经电容c4接地，又经电阻r10连接均流母线信号端pc。

还包括电压比较器电路，所述电压比较器电路包括电压比较器u2、电容c5、电阻r7、电阻r8和电阻r9；电压比较器u2的输出端与电阻r10的一端连接，正向输入端与电阻r10的另一端连接；电压比较器u2的电源端，电阻r8的一端，以及电容c5的一端均连接至直流电源vcc；电阻r8的另一端连接电阻r9的一端；电压比较器u2的反向输入端与电阻r8和电阻r9之间的电性连接点连接；电压比较器u2的接地端，电阻r9的另一端，以及电容c5的另一端均接地。

工作原理：

电阻r8和电阻r9将直流电源vcc的电压分压，形成电压比较器u2的参考点电压；所述参考点电压须根据并机系统中空载状态下的均流母线pc端的电压值而设定，改变电阻r8和电阻r9的比例，使所述参考电压略大于并机系统中空载状态下的均流母线pc端的电压值。当并机系统空载时，均流母线信号端pc电压低于所述参考点电压，使电压比较器u2的输出端为低电平0，均流母线信号端pc反馈至控制芯片第7脚的电压经电阻r10和电阻r7分压为一个较低的电压；尽管此时并机系统空载，负载电流采样信号端i_out的采样信号为0，由于控制芯片u1的第2脚设置了上拉电阻r2，因此，控制芯片u1的第8脚负载电流放大后的信号大于控制芯片u1的第7脚的电压，通过理解图1可知，此时控制芯片u1的内部均流控制电路不响应，负载电压采样信号调节端adj不会被二极管d1和三极管q1分流，从而保证了系统空载电压的稳定而不漂高。

当并机系统加载后，负载电流采样信号端i_out的采样信号升高，均流母线信号端pc的电压也同步升高，且大于电压比较器u2的参考点电压；由于采用电压比较器u2为oc或od电压比较器，则电压比较器u2的输出端由低电平0翻转为oc或od(集电极开路或漏极开路)状态；电阻r7处于悬浮，均流母线信号端pc的电压不经分压而直接与控制芯片u1的第8脚上负载电流放大后的信号相比较(这样可有效避免对均流精度的影响)，只要本单元模块的负载电流小于并机系统中其它任一单元模块的负载电流，则本单元模块的控制芯片u1的第8脚上负载电流放大后的信号就会小于均流母线信号端pc的电压；此时，控制芯片u1的第5脚将通过三极管q1和二极管d1对负载电压采样信号调节端adj分流，减小负载电压反馈量，从而提高本单元模块的负载电压，以提高本单元模块的负载电流，最终实现高精度均流。

综上所述，本实用新型通过插入电压比较器电路，有效解决了控制芯片采用ucc29002的并机均流控制电路的空载电压漂高的问题，同时也避免了对均流精度的影响。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。