用于流水线式路由的钟控的制作方法
【专利说明】用于流水线式路由的钟控
[0001]本申请要求2013年11月8日提交的美国专利申请14/075，802的优先权，该美国专利申请通过引用整体合并于此。
技术领域
[0002]本发明涉及集成电路，并且特别涉及集成电路上的流水线式互连电路以及流水线互连电路的钟控/时钟设计(clocking)。
【背景技术】
[0003]从一个技术节点到下一个技术节点的每个转变已经使晶体管尺寸更小，并且因此潜在地使每单位的集成电路面积实现的功能更多。由于互连和单元延迟减小，同步集成电路已经进一步受益于这种发展，这已经使得性能提高。然而，最近的技术节点已经观察到延迟减小显著放缓(即，性能提高放缓)。
[0004]为了进一步提高性能，已经提出了诸如寄存器流水线的解决方案，其中附加的寄存器被插入在同步元件之间，由此为提高的时钟频率和吞吐量的受益增加时延。然而，执行寄存器流水线常常涉及花费大量时间和精力，因为通常需要迭代若干次以下步骤:定位性能瓶颈、插入和移除寄存器、以及编译修改后的集成电路设计。
[0005]经常出现此类情况:在插入和移除寄存器的多次迭代之后，寄存器流水线式集成电路设计仍然显示出不令人满意的性能，因为同步元件被放置得相互距离较远，并且现有的路由结构不支持以有效方式跨集成电路的高速连接。
【发明内容】
[0006]根据本发明的某些方面，集成电路可以具有可编程路由资源，其包括耦合在一条线路和多条线路之间的流水线式可编程互连。流水线式可编程互连可以被配置为选择多条线路中的一条线路并且将其路由到寄存器以及从该寄存器到该线路。该集成电路还可以具有时钟路由电路，其包括传送第一时钟信号的第一组互连、传送第二时钟信号的第二组互连、耦合在第一和第二组互连之间的选择器电路以及耦合在第二组互连和寄存器之间的多路复用器。选择器电路可以接收第一时钟信号，并且在接收到的第一组时钟信号中进行选择，以产生第二时钟信号。多路复用器可以接收第二时钟信号，在第二时钟信号中选择信号，并且向寄存器提供选定的信号。
[0007]应当理解，本发明能够以多种方式实现，例如过程、装置、系统、器件或者在计算机可读介质上的方法。以下描述了本发明的若干创造性实施例。
[0008]在某些实施例中，以上提到的选择器电路可以具有多个多路复用器，并且这些多路复用器中的每一个可以产生多个第二时钟信号中相应的一个。
[0009]如果期望，流水线式可编程互连可以包括附加的寄存器以及耦合在第二组互连和附加的寄存器之间的附加的多路复用器。附加的多路复用器可以接收第二时钟信号，在第二时钟信号中选择信号，并且将选定的信号提供给附加的寄存器。
[0010]根据附图和以下对优选实施例的详细描述，本发明的进一步特征、其实质以及各种优势将更加明显。
【附图说明】
[0011]图1是根据本发明的实施例的具有示范性路由拓扑结构的说明性集成电路的图。
[0012]图2是根据本发明的实施例的线路交错的说明性直接驱动路由通道的图。
[0013]图3A是根据本发明的实施例的使用寄存器来使路由信号流水线化的说明性流水线式路由资源的图。
[0014]图3B是根据本发明的实施例的使用寄存器池来使路由信号流水线化的说明性流水线式路由资源的图。
[0015]图4是根据本发明的实施例的带有时钟选择电路的说明性时钟树的图，时钟选择电路用于选择时钟信号并且将其路由到钟控区域。
[0016]图5是根据本发明的实施例示出用于流水线式路由资源的说明性时钟选择电路的图，在其中每个流水线式路由资源可以选自于所有路由时钟。
[0017]图6是根据本发明的实施例示出用于流水线式路由资源的说明性时钟选择电路的图，在其中两个不同路由时钟承载相同的区域时钟，并且在其中每个流水线式路由资源选自于路由时钟的子集。
[0018]图7是根据本发明的实施例示出用于流水线式路由资源的说明性时钟选择电路的图，在其中两个不同的流水线式路由资源选自于路由时钟的两个不同子集。
[0019]图8是根据本发明的实施例示出用于流水线式路由资源的说明性时钟选择电路的图，在其中流水线式路由资源的两个不同子集选自于路由时钟的两个不同子集。
[0020]图9是根据本发明的实施例示出带有流水线式路由资源和图8中所示类型的时钟选择电路的说明性路由通道的图。
[0021]图10是根据本发明的实施例示出图9的说明性路由通道的图，其中在每个路由轨道中的流水线式路由资源访问每四条线路中的至少一些时钟信号。
[0022]图11是根据本发明的实施例示出图9的说明性路由通道的图，路由通道具有到流水线式路由资源的附加输入以允许路由通道内的两条线路之间的线路切换。
[0023]图12是根据本发明的实施例示出图9的说明性路由通道的图，路由通道具有到流水线式路由资源的附加输入以允许路由通道内的任何四条线路之间的线路切换。
[0024]图13是根据本发明的实施例示出在具有流水线式路由资源和用于流水线式路由资源的时钟选择电路的集成电路上实现电路描述的说明性步骤的流程图。
【具体实施方式】
[0025]本发明涉及集成电路，并且特别涉及集成电路中的流水线式互连电路以及流水线式互连电路的钟控。
[0026]随着每个管芯面积单元所实现的功能不断增加，支持管芯上的高速连接对于现有路由/布线(routing)架构来说变得越来越有挑战性。因此，时序元件之间的关键路径跨越芯片上的较大距离的情况经常出现。
[0027]因此，期望通过使寄存器流水线技术的使用变得容易(例如，通过将流水线式寄存器包括到互连电路中，并且提供对应的时钟选择电路)来改善路由架构。
[0028]本领域技术人员将认识到，本示例性实施例可以在缺少这些具体细节中的某些或者全部具体细节的情况下被实现。在其他实例中，没有详细描述公知的操作，以免不必要地使本实施例模糊。
[0029]图1示出具有示例性路由拓扑结构的集成电路(例如，可编程逻辑器件(PLD) 100)的说明性实施例。如图1所示，可编程逻辑器件(PLD)可以包括二维阵列的功能块，其包括逻辑阵列块(LAB)和其他功能块，例如，随机存取存储器(RAM)块130和数字信号处理(DSP)块120。PLD还可以包括以垂直路由通道140和水平路由通道150的形式的可编程互连，每个路由通道包括一个或多个路由线路。
[0030]另外，可编程逻辑器件可以具有用于驱动信号离开PLD和接收来自其他器件的信号的输入/输出元件(1E) 102。输入/输出元件102可以包括并行输入/输出电路、串行数据收发器电路、差分接收器和发射器电路或者被用于将一个集成电路连接到另一集成电路的其他电路。如所示，输入/输出元件102可以位于芯片的外围。如果期望，可编程逻辑器件可以具有以不同方式布置的输入/输出元件102。例如，输入/输出元件102可以形成可位于可编程逻辑器件上的任何位置的一列或多列输入/输出元件(例如，跨越PLD的宽度均匀地分布)。如果期望，输入/输出元件102可以形成一行或多行输入/输出元件(例如，跨越PLD的高度分布)。替换地，输入/输出元件102可以形成输入/输出元件的岛，这些岛可以分布在PLD的表面上，或者被聚集于选定区域。
[0031]路由线路可以比路由通道的总长度短。长度为η的线路可以跨越η个功能块。例如，长度为4的线路可以跨越4个块。在水平路由通道中长度为4的线路可以被称作“Η4”线路，而在垂直路由通道中长度为4的线路可以被称作“V4”线路。
[0032]不同的路由架构可以具有连接到不同数目的路由通道的功能块。图1描绘了三边路由架构，在其中输入和输出连接出现在每个功能块至路由通道的三边。其他的路由架构也意在被包含在本发明的范围内。其他路由架构的示例包括I边、I1人边、2边以及4边路由架构。
[0033]在直接驱动的路由架构中，每条线路由驱动器在单个逻辑点处驱动。驱动器可以与多路复用器相关联，该多路复用器选择在线路上进行驱动的信号。在通道沿其长度具有固定数目的线路的情况下，驱动器可以位于线路的每个起点处。
[0034]注意到，除了图1中所描绘的拓扑结构之外，其他路由线路拓扑结构意在被包括在本发明的范围内。例如，路由拓扑结构可以包括对角行进的线路，或者沿其范围(extent)的不同部分水平和垂直行进的线路，以及在三维集成电路的情况下垂直于器件平面的线路，并且线路的驱动器可以位于除了线路的一端外的不同点处。路由拓扑结构可以包括基本上跨越全部PLD100的全局线路、部分的全局线路(例如，跨越PLD100的一部分的线路)、特定长度的交错线路、较小的本地线路或者任何其他适合的互连资源布置。
[0035]此外，应当理解，本发明的实施例可以以实现在任何集成电路中。如果期望，这种集成电路的功能块可以被布置在更多级(level)或者层中，在其中多个功能块被互连以形成更大块。其他器件布置可以使用没有布置成行和列的功能块。
[0036]图2示出跨功能块160的这种直接驱动的水平路由通道180。每个功能块160可以具有驱动器(未示出)，以在起始于相应的功能块的线路(例如，线路186)上驱动信号。每个驱动器可以与多路复用器(例如，多路复用器170)关联。例如，多路复用器170A可以被配置为选择在线路186上进行驱动的信号，并且多路复用器170A可以被配置为选择终止于相应的功能块的线路(例如，线路184)。将终止于一个功能块的线路连接到起始于同一功能块的线路有时也被称作“线路缝合(stitch)”或者缝合。如果期望，多路复用器170A可以被配置为选择来自不同线路的信号。例如，多路复用器170A可以选择来自由功能块160A内的块所驱动的线路的信号。多路复用器170A也可以选择来自另一路由通道中的线路的信号，例如，来自终止于相应的功能块的垂直路由通道中的线路的信号(未示出)。
[0037]如所示，路由通道180的每条线路是从左到右单向的，并且具有长度4。也就是说，起始于功能块160A的线路将终止于功能块160E。所示的路由通道180还具有如下不同的线路，它们起始以及终止于不同的功能块160，并且因此可以在相应的功能块中被缝合。例如，最上面的线路可以在功能块160B中被缝合，次上面的线路可以在功能块160C中被缝合等。来自同一路由通道的不同线路可以在不同功能块中被缝合在一起的布置有时也被称作交错走线(wiring)或者具有交错线路的路由通道。
[0038]图3A根据本发明的实施例描绘了使用寄存器的流水线式路由资源200。如所示，流水线式路由资源200包括第一多路复用器20