电压校准电路及低压差线性稳压系统的制作方法
【技术领域】
[0001] 本发明涉及一种电压校准电路及低压差线性稳压系统。
【背景技术】
[0002] 低压差线性稳压电路（LowDropoutRegulator,LD0)是降压型直流线性稳压器， 随着SOC(SystemonChip,片上系统)技术的发展，其在计算机、通讯、仪器仪表、消费类电 子、摄像监控等行业应用无处不在。虽然与DC-DC开关电压转换器相比，LDO的效率低一些， 但是它具有外围元件少、纹波小、噪声低、芯片面积小、电路结构简单等优点，所以LDO在电 源管理类芯片中一直占有很大的比重。
[0003] 随着集成度的提高，越来越多的LDO作为SOC芯片的子模块给某个关键的模块供 电而集成到该SOC芯片中，而功能强大的SOC芯片中集成多个LDO模块给不同的模块供电 已很普遍了。同时随着SOC系统的工作频率不断提高，其中的数字电路带来电源干扰也越 来越严重，这就需要LDO有高速瞬态响应速度、高输出电压控制精度、高PSRR、低噪声等性 能要求。
[0004] 如图1所示，现有LDO电路包括：误差放大器EA、调整管MP、第一分压电阻Rl和第 二分压电阻R2。
[0005]误差放大器EA的第一输入端适于输入基准电压Vref，第二输入端连接第一分压 电阻Rl的第二端和第二分压电阻R2的第一端，输出端连接调整管MP的栅极。第二分压电 阻R2的第二端接地。调整管MP为PMOS管，调整管MP的源极适于输入电源电压VCC，漏极 连接第一分压电阻Rl的第一端。
[0006] 理想情况下，误差放大器EA的第一输入端和第二输入端的电压相等，通过设置第 一分压电阻Rl和第二分压电阻R2的电阻值的比值，在LDO输出端VOUT获得所需的目标电 压，然而，实际获得的目标电压通常与理想的目标电压存在一定的误差。
【发明内容】
[0007] 本发明解决的问题是现有技术缺少对电压的校正电路。
[0008] 为解决上述问题，本发明提供一种电压校准电路，包括：电流源、比较器、分压电 阻、第二分压电阻、N个子电阻、N个开关和调整电路；
[0009] 所述电流源的输入端适于输入电源电压，输出端连接所述比较器的第一输入端和 分压电阻的第一端；
[0010] 所述比较器的第二输入端适于输入基准电压，输出端连接所述调整电路的输入 端；
[0011] 所述N个子电阻串联，并与所述N个开关一一对应的并联；
[0012] 所述N个子电阻的第一个子电阻的第一端连接所述分压电阻的第二端，第N个子 电阻的第二端接地；
[0013] 所述调整电路包括：N个调整支路和第二反相器，每个调整支路至少包括第一 D触 发器、第二D触发器和第一反相器，第n个调整支路还包括第一与非门，2 <n<N;
[0014] 所述第二反相器的输入端为所述调整电路的输入端；
[0015] 位于第一个调整支路的第一 D触发器的输入端适于输入启动信号，第一输出端通 过位于同一个调整支路的第一反相器连接位于同一个调整支路的第二D触发器的时钟信 号端；
[0016] 位于所述第一个调整支路的第二D触发器的输入端连接所述第二反相器的输出 端，第二输出端连接第一个开关的控制端；
[0017] 位于第n个调整支路的第一 D触发器的输入端连接位于前一个调整支路的第一 D 触发器的第一输出端，第一输出端通过位于同一调整支路的第一反相器连接位于同一调整 支路的第二D触发器的时钟信号端和第一与非门的第一输入端；
[0018] 位于所述第n个调整支路的第二D触发器的输入端连接所述第二反相器的输入 端，第二输出端连接位于同一调整支路的第一与非门的第二输入端；
[0019] 位于所述第n个调整支路的第一与非门的输出端连接第n个开关的控制端。
[0020] 可选的，所述电压校准电路还包括：N个第一电平转换电路，位于所述第一个调整 支路的第二D触发器的第二输出端通过第一个第一电平转换电路连接所述第一个开关的 控制端，位于所述第n个调整支路的第一与非门的输出端通过第n个第一电平转换电路连 接所述第n个开关的控制端。
[0021] 可选的，位于所述N个调整支路的第一D触发器的时钟信号端相连，位于所述N个 调整支路的第一D触发器的复位端相连，位于所述N个调整支路的第一D触发器的接地端 相连，位于所述N个调整支路的第一D触发器的电源端相连。
[0022] 可选的，位于所述N个调整支路的第二D触发器的复位端相连，位于所述N个调整 支路的第二D触发器的接地端相连，位于所述N个调整支路的第二D触发器的电源端相连。
[0023] 可选的，所述电压校准电路还包括：第二电平转换电路，所述比较器的输出端通过 所述第二电平转换电路连接所述调整电路的输入端。
[0024] 可选的，所述电压校准电路还包括：第三D触发器、第四D触发器、第三反相器、第 四反相器和第二与非门；
[0025] 所述第三D触发器的输入端适于输入使能信号，第一输出端连接所述第四D触发 器的输入端并通过所述第三反相器连接所述第二与非门的第二输入端；
[0026] 所述第四D触发器的第一输出端连接所述第二与非门的第一输入端；
[0027] 所述第二与非门的输出端连接所述第四反相器的输入端；
[0028] 所述第四反相器的输出端适于输出所述启动信号。
[0029] 可选的，所述第三D触发器和第四D触发器的时钟信号端相连，所述第三D触发器 和第四D触发器的接地端相连，所述第三D触发器和第四D触发器的电源端相连。
[0030] 所述电压校准电路还包括：第一电阻、第二电阻、第五D触发器、第六D触发器、第 七D触发器、第三与非门、第四与非门、第五与非门、第五反相器、第六反相器、第七反相器、 第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第一NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管；
[0031] 所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和 所述比较器的第二输入端；
[0032] 所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出 端，第一输出端通过第五反相器连接第六D触发器的时钟信号端；
[0033] 所述第六D触发器的输入端适于输入电源电压，第二输出端连接第三与非门的第 二输入端并通过第六反相器连接第四与非门的第一输入端；
[0034] 所述第七D触发器的输入端适于输入所述电源电压，时钟信号端适于输入所述使 能信号，第二输出端连接第三与非门的第一输入端并通过第七反相器连接第四与非门的第 二输入端；
[0035] 所述第四与非门的输出端连接第五与非门的第一输入端，所述第三与非门的输出 端连接第五与非门的第二输入端；
[0036] 第五与非门的输出端连接第二NMOS管的栅极和第三NMOS管的栅极并通过第八反 相器连接第一NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极；
[0037] 所述第四NMOS管的漏极连接所述第二电阻的第二端，源极接地；
[0038] 所述第九反相器的输入端适于输入第三时钟信号，输出端连接第二NMOS管的源 极和第三NMOS管的源极；
[0039] 所述第二NMOS管的漏极连接第一NMOS管的漏极、第三NMOS管的漏极和第^^一反 相器的输入端；
[0040] 第十一反相器的输出端连接位于所述N个调整支路的第一 D触发器的时钟信号端 和第十二反相器的输入端；
[0041] 第十二反相器的输出端连接第三D触发器和第四D触发器的时钟信号端；
[0042] 第三NMOS管的源极适于输入电源电压。
[0043] 可选的，所述电压校准电路还包括：第三电平转换电路，所述第五与非门的输出端 通过所述第三电平转换单元连接所述第十反相器的输入端。
[0044] 可选的，所述电压校准电路还包括：第一电阻、第二电阻、第五D触发器、第六D触 发器、第七D触发器、第三与非门、第四与非门、第五与非门、第五反相器、第六反相器、第七 反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第一NMOS管、第二NMOS管、 第三NMOS管和第四NMOS管；
[0045] 所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和 所述比较器的第二输入端；
[0046] 所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出 端，第一输出端通过第五反相器连接第六D触发器的时钟信号端；
[0047] 所述第六D触发器的输入端适于输入电源电压，第二输出端连接第三与非门的第 二输入端并通过第六反相器连接第四与非门的第一输入端；
[0048] 所述第七D触发器的输入端适于输入所述电源电压，时钟信号端适于输入使能信 号，第二输出端连接第三与非门的第一输入端并通过第七反相器连接第四与非门的第二输 入端；
[0049] 所述第四与非门的输出端连接第五与非门的第一输入端，所述第三与非门的输出 端连接第五与非门的第二输入端；
[0050] 第五与非门的输出端连接第二NMOS管的栅极和第三NMOS管的栅极并通过第八反 相器连接第一NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极；
[0051] 所述