大器EA的第一输入端连接电流源1的输出端，第二输入端连接 第一分压电阻Rl的第二端和第二分压电阻R2的第一端，输出端连接调整管MP的栅极。第 二分压电阻R2的第二端接地。调整管MP为PMOS管，调整管MP的源极适于输入电源电压 VCC，漏极连接第一分压电阻Rl的第一端。所述低压差线性稳压器的结构还可以采用其他 现有低压差线性稳压器的结构，此处不再赘述。
[0139] 本实施例提供的低压差线性稳压系统可以通过电压校准电路对误差放大器EA的 第一输入端的电压进行调整，从而使低压差线性稳压器的输出端VOUT的电压更接近理想 的目标电压。
[0140] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【主权项】
1. 一种电压校准电路，其特征在于，包括；电流源、比较器、分压电阻、第二分压电阻、N 个子电阻、N个开关和调整电路； 所述电流源的输入端适于输入电源电压，输出端连接所述比较器的第一输入端和分压 电阻的第一端； 所述比较器的第二输入端适于输入基准电压，输出端连接所述调整电路的输入端； 所述N个子电阻串联，并与所述N个开关一一对应的并联； 所述N个子电阻的第一个子电阻的第一端连接所述分压电阻的第二端，第N个子电阻 的第二端接地； 所述调整电路包括；N个调整支路和第二反相器，每个调整支路至少包括第一 D触发 器、第二D触发器和第一反相器，第n个调整支路还包括第一与非口，2《n《N ; 所述第二反相器的输入端为所述调整电路的输入端； 位于第一个调整支路的第一 D触发器的输入端适于输入启动信号，第一输出端通过位 于同一个调整支路的第一反相器连接位于同一个调整支路的第二D触发器的时钟信号端； 位于所述第一个调整支路的第二D触发器的输入端连接所述第二反相器的输出端，第 二输出端连接第一个开关的控制端； 位于第n个调整支路的第一 D触发器的输入端连接位于前一个调整支路的第一 D触发 器的第一输出端，第一输出端通过位于同一调整支路的第一反相器连接位于同一调整支路 的第二D触发器的时钟信号端和第一与非口的第一输入端； 位于所述第n个调整支路的第二D触发器的输入端连接所述第二反相器的输入端，第 二输出端连接位于同一调整支路的第一与非口的第二输入端； 位于所述第n个调整支路的第一与非口的输出端连接第n个开关的控制端。
2. 如权利要求1所述的电压校准电路，其特征在于，还包括；N个第一电平转换电路，位 于所述第一个调整支路的第二D触发器的第二输出端通过第一个第一电平转换电路连接 所述第一个开关的控制端，位于所述第n个调整支路的第一与非口的输出端通过第n个第 一电平转换电路连接所述第n个开关的控制端。
3. 如权利要求1所述的电压校准电路，其特征在于，位于所述N个调整支路的第一 D触 发器的时钟信号端相连，位于所述N个调整支路的第一 D触发器的复位端相连，位于所述N 个调整支路的第一 D触发器的接地端相连，位于所述N个调整支路的第一 D触发器的电源 端相连。
4. 如权利要求1所述的电压校准电路，其特征在于，位于所述N个调整支路的第二D触 发器的复位端相连，位于所述N个调整支路的第二D触发器的接地端相连，位于所述N个调 整支路的第二D触发器的电源端相连。
5. 如权利要求1或3所述的电压校准电路，其特征在于，还包括；第二电平转换电路， 所述比较器的输出端通过所述第二电平转换电路连接所述调整电路的输入端。
6. 如权利要求1所述的电压校准电路，其特征在于，还包括：第H D触发器、第四D触 发器、第H反相器、第四反相器和第二与非口； 所述第HD触发器的输入端适于输入使能信号，第一输出端连接所述第四D触发器的 输入端并通过所述第H反相器连接所述第二与非口的第二输入端； 所述第四D触发器的第一输出端连接所述第二与非口的第一输入端； 所述第二与非口的输出端连接所述第四反相器的输入端； 所述第四反相器的输出端适于输出所述启动信号。
7. 如权利要求6所述的电压校准电路，其特征在于，所述第H D触发器和第四D触发器 的时钟信号端相连，所述第H D触发器和第四D触发器的接地端相连，所述第H D触发器和 第四D触发器的电源端相连。
8. 如权利要求6所述的电压校准电路，其特征在于，还包括：第一电阻、第二电阻、第五 D触发器、第六D触发器、第走D触发器、第H与非口、第四与非口、第五与非口、第五反相器、 第六反相器、第走反相器、第八反相器、第九反相器、第十反相器、第^^一反相器、第十二反 相器、第一 NMOS管、第二NMOS管、第H NMOS管和第四NMOS管； 所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和所述 比较器的第二输入端； 所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出端， 第一输出端通过第五反相器连接第六D触发器的时钟信号端； 所述第六D触发器的输入端适于输入电源电压，第二输出端连接第H与非口的第二输 入端并通过第六反相器连接第四与非口的第一输入端； 所述第走D触发器的输入端适于输入所述电源电压，时钟信号端适于输入所述使能信 号，第二输出端连接第H与非口的第一输入端并通过第走反相器连接第四与非口的第二输 入端； 所述第四与非口的输出端连接第五与非口的第一输入端，所述第H与非口的输出端连 接第五与非口的第二输入端； 第五与非口的输出端连接第二NMOS管的栅极和第HNMOS管的栅极并通过第八反相器 连接第一 NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极； 所述第四NMOS管的漏极连接所述第二电阻的第二端，源极接地； 所述第九反相器的输入端适于输入第H时钟信号，输出端连接第二NMOS管的源极和 第H NMOS管的源极； 所述第二NMOS管的漏极连接第一 NMOS管的漏极、第H NMOS管的漏极和第十一反相器 的输入端； 第十一反相器的输出端连接位于所述N个调整支路的第一D触发器的时钟信号端和第 十二反相器的输入端； 第十二反相器的输出端连接第H D触发器和第四D触发器的时钟信号端； 第H NMOS管的源极适于输入电源电压。
9. 如权利要求8所述的电压校准电路，其特征在于，还包括：第H电平转换电路，所述 第五与非口的输出端通过所述第H电平转换单元连接所述第十反相器的输入端。
10. 如权利要求1所述的电压校准电路，其特征在于，还包括：第一电阻、第二电阻、第 五D触发器、第六D触发器、第走D触发器、第H与非口、第四与非口、第五与非口、第五反 相器、第六反相器、第走反相器、第八反相器、第九反相器、第十反相器、第^^一反相器、第一 NMOS管、第二NMOS管、第H NMOS管和第四NMOS管； 所述第一电阻的第一端适于输入标准电压，第二端连接所述第二电阻的第一端和所述 比较器的第二输入端； 所述第五D触发器的输入端连接位于第N个调整支路的第一个触发器的第一输出端， 第一输出端通过第五反相器连接第六D触发器的时钟信号端； 所述第六D触发器的输入端适于输入电源电压，第二输出端连接第H与非口的第二输 入端并通过第六反相器连接第四与非口的第一输入端； 所述第走D触发器的输入端适于输入所述电源电压，时钟信号端适于输入使能信号， 第二输出端连接第H与非口的第一输入端并通过第走反相器连接第四与非口的第二输入 端； 所述第四与非口的输出端连接第五与非口的第一输入端，所述第H与非口的输出端连 接第五与非口的第二输入端； 第五与非口的输出端连接第二NMOS管的栅极和第HNMOS管的栅极并通过第八反相器 连接第一 NMOS管的栅极、通过第十反相器连接第四NMOS管的栅极； 所述第四NMOS管的漏极连接所述第二电阻的第二端，源极接地； 所述第九反相器的输入端适于输入第H时钟信号，输出端连接第二NMOS管的源极和 第H NMOS管的源极； 所述第二NMOS管的漏极连接第一 NMOS管的漏极、第H NMOS管的漏极和第十一反相器 的输入端； 第十一反相器的输出端连接位于所述N个调整支路的第一 D触发器的时钟信号端； 第H NMOS管的源极适于输入所述电源电压。
11. 一种低压差线性稳压系统，其特征在于，包括：低压差线性稳压器和权利要求1至 权利要求10任一权利要求所述的电压校准电路，所述低压差线性稳压器的输入端连接所 述电压校准电路的电流源的输出端。
【专利摘要】一种电压校准电路及低压差线性稳压系统,电压校准电路包括：电流源、比较器、分压电阻、第二分压电阻、N个子电阻、N个开关和调整电路；所述电流源的输入端适于输入电源电压，输出端连接所述比较器的第一输入端和分压电阻的第一端；所述比较器的第二输入端适于输入基准电压，输出端连接所述调整电路的输入端；所述N个子电阻串联，并与所述N个开关一一对应的并联；所述N个子电阻的第一个子电阻的第一端连接所述分压电阻的第二端，第N个子电阻的第二端接地。本发明提供的电压校准电路可以改变与分压电阻串联的子电阻的数量，从而对电流源的输出端的电压进行校准，使电流源的输出端的电压与理想的目标电压更为接近，达到对电压校正的目的。
【IPC分类】G05F1-56
【公开号】CN104679084
【申请号】CN201310618041
【发明人】沈海峰, 张睿, 樊茂
【申请人】展讯通信（上海）有限公司
【公开日】2015年6月3日
【申请日】2013年11月27日