解码模块的解码信息进行计数，并存储于编码触发寄存器；
当有触发信号结束时，脉冲触发寄存器对计数数值进行锁存；编码触发寄存器也对相应的计数数值进行锁存；当有新的触发信号接收时，脉冲触发寄存器开始更新，接收新的计数；编码触发寄存器也开始更新，接收新的计数；
FPGA将脉冲触发寄存器、编码触发寄存器的数值发送给ARM，ARM根据数值计算出目标位置，实现目标的高速位置捕捉。
[0018]在进行计数时，由于伺服电机有两个旋转方向，将伺服电机正向旋转方式设为正数计数，反向旋转设为负数计数，即正向加，反向减。当没有触发信号时，编码信号解码模块对差分信号(A、B信号)进行解析，差分信号的Z信号对编码触发寄存器进行锁存，FPGA将单时钟周期内存入锁存寄存器的数值通过总线传输给ARM，ARM对目标位置进行计算和修正。当传感器感应到目标时，传感器向FPGA发送感应信号，FPGA形成触发信号发送给编码触发寄存器和脉冲触发寄存器，编码触发寄存器和脉冲触发寄存器同时对计数进行锁存。ARM根据两个锁存的数值进行计算，可以准确捕捉到其位置。两个锁存的数值可能因为信号传输上有差异，通过读取两个值，以最快锁存的数值为准。可以参考前一次(最近一次)根据Z信号锁存的数值，最为接近的数值为最快锁存的数值。
[0019]运动控制器在控制目标运动时，ARM发送控制信号，FPGA的脉冲发送模块根据控制信号通过GP1模块向伺服驱动器发送脉冲信号，伺服驱动器根据脉冲信号控制伺服电机运转；伺服电机的运转信息传输给编码器，编码器以编码器差分信号的形式通过GP1模块发送给FPGA，同时传感器将感应的信号发送给FPGA，FPGA通过运算获得伺服电机的参数，并将该参数传输给ARM，ARM经过运算获取目标的位置，实现高速捕捉。
[0020]实时位置高速捕捉锁存过程中，首先是基于实时位置解析，精确的位置解析才能保证捕捉的位置的实时性，在这里，位置解析的精度可以达到5MHz (5，000，000次/秒)。第二个是关键点是捕获的信号解析，此信号的抖动和延时将直接导致捕获位置的精度，在这里，采用高速接口，单次外部信号的解析时间可以达到10ns (1/10，000，000秒)。第三个要点就是位置锁存的速度，当外部信号有效或者变化的时候，要尽快的锁存当前位置，因为是实时位置解析，极短的延时会导致非常大的误差，在这里通过外部触发信号的锁存，锁存的速度可以达到1ns (1/100，000，000秒)。基于以上三点，在自动控制过程当中，可以实现精度极高的位置捕捉。
[0021]以上仅是本申请的较佳实施例，在此基础上的等同技术方案仍落入申请保护范围。
【主权项】
1.应用于运动控制器的高速位置捕捉实现方法，其特征在于: 编码器将目标的移动信息以编码器差分信号的形式发送给GP1模块，其中，编码器差分信号包括A、B、Z信号； GP1模块将A、B信号发送给FPGA的编码信号解码模块，Z信号发送给编码触发寄存器; 编码计数模块根据编码信号解码模块的解码信息进行计数，计数的数值信息存储于编码触发寄存器；编码触发寄存器根据Z信号对数值信息进行锁存； FPGA将单时钟周期内存入编码触发寄存器的数值信息传输给ARM，ARM根据数值信息对目标位置进行计算、捕捉。2.根据权利要求1所述的应用于运动控制器的高速位置捕捉实现方法，其特征在于:还包括: 设置有用于感应目标位置的传感器； FPGA接收来自ARM的控制信号，FPGA根据控制信号计算出伺服电机需要旋转到的位置点，并控制脉冲发送模块向伺服驱动器发送脉冲信号，脉冲发送模块设有脉冲计数模块和脉冲触发寄存器，脉冲计数模块根据脉冲信号进行计数，并将该计数的数值信息存储于脉冲触发寄存器； 当传感器感应到目标时，传感器向GP1模块发送感应信号，GP1发送触发信号给编码触发寄存器和脉冲触发寄存器；编码触发寄存器、脉冲触发寄存器根据触发信号分别对数值信息进行锁存；FPGA将两个锁存的数值信息发送给ARM，ARM根据两个数值信息计算出目标位置，实现目标的高速位置捕捉。3.根据权利要求2所述的应用于运动控制器的高速位置捕捉实现方法，其特征在于:计数过程中，伺服电机正转时，脉冲计数模块、编码计数模块均以加的方式计数，伺服电机反转时，脉冲计数模块、编码计数模块均以减的方式计数。4.根据权利要求2所述的应用于运动控制器的高速位置捕捉实现方法，其特征在于:在进行锁存时，以触发信号的上升沿或下降沿有效，即当触发信号从低电平变为高电平时，或者从高电平变为低电平时，编码触发寄存器、脉冲触发寄存器进行锁存。5.应用于运动控制器的高速位置捕捉实现装置，其特征在于，其包括: 用于将伺服电机的运转信息以编码器差分信号的形式对外发送的编码器，其中，编码器差分信号包括A、B、Z信号； FPGA，FPGA设有用于解码A、B信号的编码信号解码模块、用于根据编码信号解码模块的解码信息进行计数的编码计数模块以及用于存储编码计数模块计数的数值信息的编码触发寄存器； 用于将A、B信号发送给FPGA的编码信号解码模块、Z信号发送给编码触发寄存器接收编码器信号的GP1模块； 用于将单时钟周期内存入编码触发寄存器的数值信息读取、并计算目标位置的ARM。6.根据权利要求5所述的应用于运动控制器的高速位置捕捉实现装置，其特征在于，还包括: 用于感应目标位置、并向GP1模块发送感应信号的传感器； FPGA设有根据ARM的控制信号向伺服驱动器发送脉冲信号的脉冲发送模块，脉冲模块设有用于根据脉冲信号进行计数的脉冲计数模块以及用于存储该计数的数值信息的脉冲触发寄存器。
【专利摘要】本发明涉及应用于运动控制器的高速位置捕捉实现方法及装置，方法中：运动控制器包括FPGA和ARM，目标在伺服电机的运转带动下改变位置；编码器将目标的移动信息以编码器差分信号的形式发送给GPIO模块，其中，编码器差分信号包括A、B、Z信号；GPIO模块将A、B信号发送给FPGA的编码信号解码模块，Z信号发送给编码触发寄存器，编码计数模块根据编码信号解码模块的解码信息进行计数，计数的数值信息存储于编码触发寄存器；编码触发寄存器根据Z信号对数值信息进行锁存；ARM根据数值信息对目标位置进行计算、捕捉。本发明通过实时接收和解析编码器的差分信号，对编码计数模块的计数信息进行锁存，实现高速运转的目标捕捉。
【IPC分类】G05B19/042, B41F33/00
【公开号】CN105159205
【申请号】CN201510667464
【发明人】杨达勇
【申请人】东莞市海川数控技术有限公司
【公开日】2015年12月16日
【申请日】2015年10月16日