25、矢量运算电路26、接口控制状 态机27及工频数字陷波器28 ;上述外围电路3包括24位Σ-Λ型AD单元31、正弦波转方 波单元32、TTL串口模块33、第一 16位DA单元34及第二16位DA单元35 ;被测信号经高 增益带宽积放大器12放大之后，进入可编程增益放大器13内，形成24位Σ - Λ型AD单元 31能够识别的信号电平，并经工频数字陷波器28进入相敏检测器24,使输入信号的频谱发 生迀移，经过低通滤波器25,将高频成分滤掉，得到该信号的直流表达形式，经过矢量运算 电路26后，分别得到该信号在两组正交参考信号下的幅度值，同时，矢量运算电路26并行 计算出该信号的相角值和模值，通过工频数字陷波器28TTL串口模块33,实时对TTL串口模 块33进行读写，将当前信号的参数提取出来。
[0023] 数字同步环21是二阶带宽自适应全数字锁相环，包括数字鉴频鉴相器211、PI控 制器212、环路滤波器213及数控振荡器214 ;输入频率经过数字鉴频鉴相器211后，其相位 大小和方向信号输入到PI控制器212, PI控制器212将当前的比例参数和积分参数输出 给数控振荡器214,控制数控振荡器214的输出，并且，输入的频率信号经过环路滤波器213 后，滤除输入的高频噪声部分，反馈到数字鉴频鉴相器211，以进行下一次的频率同步。
[0024] 数字鉴频鉴相器211包括两个D触发器及一个与门，两个D触发器的数据端预置 1，两个时钟端分别与输入和输出的频率信号相连，与门的输出分别接入两个D触发器的清 零端，两个D触发器的输出端分别反映相位的超前和滞后情况，定性判断相位超前和滞后， 并获得精确的相角。
[0025] PI控制器212包括偏差电路、比例电路和积分电路；偏差电路为一个减法器，被减 数为锁相环频率的理论固定值，减数为锁相环当前的频率值；比例电路由一个时序减法器 和乘法器组成，分别用两个寄存器来寄存当前采样时钟下的频率值和上一个时钟下的频率 值，时钟上升沿到来时更新一次频率值，当前时钟周期的频率值作为减数，下一个时钟周期 的频率值作为被减数，将减法器的结果作为被乘数输入到乘法器的输入端，比例系数作为 乘数与减法器相乘之后，经过两个时钟周期的时延，比例电路输出结果；积分电路的实现方 式是采用较高的采样时钟，利用求和来代替积分的方式实现，将偏差电路直接乘以系统积 分系数就是积分电路；时序上，比例电路是分别在两个不同的时钟周期下采样得到的值，与 积分电路和比例电路存在两周期的时延，中间加入两级D触发器做二级流水线来衔接积分 电路和比例电路。
[0026] 环路滤波器213为二阶环路滤波器，性能参数，
，其中Q、 (：2表示环路滤波器系数，ξ为环路的阻尼系数，设置为0.707,《"为环路的自然角频率， 0· 444 X IO6 (rad/s)〈 ω η〈8· 484 X IO6 (rad/s)，K为环路的总增益，设置为I，T为数据采样周 期，由时钟决定；根据这些参数，首先产生一个周期为12个时钟周期的计数器，将该计数器 的输出端接入到控制积分累加器的输入端，起控制累加器的时钟周期和积分累加时刻的作 用，计数器计数到9的时候，滤波系数C 1的值作为累加器的初始值，计数器计数到10的时 候，滤波系数C2的值作为累加器的初始值，计数器计数到11的时候，产生频率字更新信号， 同时锁存累加器的值。
[0027] 数控振荡器214包括频率控制字计数器和ROM存储单元，数控振荡器214的频率 字Λ Θ、输出频率^ut、系统时钟频率匕、频率字位宽Bdds之间的关系式
频 率控制字计数器为加 Λ θ计数器，系统时钟频率匕固定，不断改变Λ θ的值，输出频率Gut 也随之改变，频率控制字计数器的参数由频率字更新信号实时更新，输出频率为数控 振荡器214的输出频率，波形数据用ROM存储单元事先存储好，波形形式设置为正弦波。
[0028] 内外参考信号单元切换开关23包括两通道数据选择器和内参考DDS发生器，内参 考发生器采用逻辑复制的方式来完成，输出形式为4路分别两两正交的正弦波；所述的相 敏检测器24为有符号数字乘法器，乘法器结果输出延时两个时钟周期；乘法器的乘数为数 字同步环21的输出结果，被乘数为A/D转换单元的输出结果。
[0029] 低通滤波器25为自适应滤波器，包括参数可调的FIR滤波器251及滤波自适应电 路252 ;所述的FIR滤波器251乘加结构，由乘法器、加法器及寄存器组成；利用matlab工 具，设定采样频率和截止频率，采用等波纹设计法，求出FIR的抽头系数组，并对抽头系数 组的元素进行Q 15量化，即将浮点数转化成适合FPGA硬件结构的定点数，同时，将乘法器、加 法器及寄存器采用逻辑复用的方法复制N个；采用和抽头系数组元素个数相当的N个寄存 器将A/D转换单元的输出在N个时钟周期下分别将其存储下来，第1个时钟周期，乘法器的 乘数端为抽头系数组的第1个元素，被乘数端为第1个时钟周期下A/D转换单元的输出，第 2个时钟周期，乘法器的乘数端为抽头系数组的第2个元素，被乘数端为第2个时钟周期下 A/D转换单元的输出，同时，将第1个时钟周期下乘法器的结果用寄存器寄存起来，第3个时 钟周期，乘法器的乘数端为抽头系数组的第3个元素，被乘数端为第3个时钟周期下A/D转 换单元的输出，同时，将第2个时钟周期下乘法器的结果用寄存器寄存起来，第4个时钟周 期，乘法器的乘数端为抽头系数组的第4个元素，被乘数端为第4个时钟周期下A/D转换单 元的输出；同时，将第3个时钟周期下乘法器的结果用寄存器寄存起来，并将第1、第2个时 钟周期下乘法器的输出结果之和用加法器起来，对中间数据进行N级流水线后，以此类推， 直到第N+3个时钟周期，FIR的滤波结果通过加法器的复制寄存器输出。
[0030] 矢量运算电路在26包括坐标旋转数字计算、算法的相角运算电路和模运算电路。
[0031] Σ-Λ型AD单元31采样率至少为1Mbps，时序控制由FPGA可编程电路2完成；正 弦波转方波单元32包括超高速电压比较器及至少二个电容电阻，TTL串口模块33由TTL电 平转换芯片及DB9孔座子组成，将矢量运算电路26的结果用数字量的形式输出，第一 16 位DA单元34将经过矢量运算电路26的结果用模拟量的形式输出，16位DA单元35将内参 考信号用模拟量的形式输出。
[0032] 进一步，本实用新型实现结构包括前置放大电路1、FPGA可编程电路2及外围电 路3 ;所述的前置放大电路1，包括电流转电压型的跨阻放大器11、具有差分输入的高带宽 增益积的电压放大器12,以及可编程增益放大器13,能保证输入的信号有电流、单端电压 及差分电压等形式的输入，工作的时候，如果是电流信号接跨阻放大器11的输入端，若是 单端电压信号接电压放大器的12的"V+"相或"V-"相，若是差分电压信号，接电压放大器 的"V+-V-"相；所述的外围电路3,包括24位Σ-Λ型的AD单元31，正弦波转方波单元 32, TTL串口模块33,第一 16位DA单元34及第二16位DA单元35, AD单元31采样率要求 IMbps及以上，时序控制由FPGA来完成；正弦波转方波单元32由超高速电压比较器及若干 电容电阻组成，TTL串口模块33由TTL电平转换芯片及DB9孔座子组成，负责将矢量电路 运算的结果用数字量的形式输出，第一 16位DA单元34负责将经过矢量电路运算的结果用 模拟量的形式输出，第二16位DA单兀35负责将内参考信号用模拟量的形式输出；所述的 单片可编程门阵列2,包括数字同步环21、内外参考信号单元切换开关23、相敏检测器24、 低通滤波器25、矢量运算电路26、接口控制状态机27及工频数字陷波器28 ;所述的数字同 步环21是二阶带宽自适应全数字锁相环，由数字鉴频鉴相器211、PI控制器212、环路滤波 器213及数控振荡器214组成。
[0033] 数字同步环的工作方式见图2,输入频率经过数字鉴频鉴相器211后，其相位大小 和方向信号输入到PI控制器212, 一方面，PI控制器将当前的比例参数和积分参数输出给 数控振荡器，控制数控振荡器的输出，另一方面，输入的频率信号经过环路滤波213后，滤 除输入的高频噪声部分，反馈到数字鉴频鉴相器，以进行下一次的频率同步；所述的数字鉴 频鉴相器211由两个D触发器和一个与门组成，两个D触发器的数据端预置1，两个时钟 端分别与输入和输出的频率信号相连，与门的输出分别接入两个D触发器的清零端，两个 D触发器的输出端分别反映相位的超前和滞后情况，定性判断相位超前和滞后，并获得精 确的相角；所述的PI控制器212由偏差电路、比例电路和积分电路组成，偏差电路为一个 减法器，被减数为锁相环频率的理论固定值，减数为锁相环当前的频率值。比例电路由一 个时序减法器和乘法器组成，分别用两个寄存器来寄存当前采样时钟下的频率值和上一个 时钟下的频率值，时钟上升沿到来时更新一次频率值，当前时钟周期的频率值作为减数，下 一个时钟周期的频率值作为被减数，将减法器的结果作为被乘数输入到乘法器的输入端， 比例系数作为乘数与减法器相乘之后，经过两个时钟周期的时延，比例电路输出结果。积 分电路的实现方式是采用较高的采样时钟，利用求和来代替积分的方式实现，将偏差电路 直接乘以系统积分系数就是积分电路.时序上，比例电路是分别在两个不同的时钟周期下 采样得到的值，与积分电路和比例电路存在两周期的时延，中间加入两级D触发器做二级 流水线来衔接积分电路和比例电路；所述的环路滤波器213为二阶环路滤波器，性能参数
其中(；、(：2表示环路滤波器系数，ξ为环路的阻尼系数，设置为 0· 7