专利名称：加电复位电路和ic装置的制作方法
技术领域：
本发明涉及一种用于通过例如电磁波等非接触地从外部供电源取得电力的IC卡等的加电复位电路。
背景技术：
近年来，在卡上搭载半导体集成电路装置的IC卡普及起来。IC卡可在外部的读写装置和搭载在IC卡内的半导体集成电路装置之间交换信息。由此，可进行向半导体集成电路装置内置的非易失性存储器存储必要的信息、或从非易失性存储器中读出信息的处理。这种IC卡可实现通过现有的磁卡来进行的各种功能。
随着近年来集成技术的进步，IC卡中内置的非易失性存储器的容量也变得更大。因此，将多个应用程序容纳在一个IC卡中的多目的IC卡也得到普及。
另外，对于IC卡，研究了利用使用数MHz-数十MHz左右的载波频率的电磁波，在非接触地供电的同时，也可进行数据通信的非接触型IC卡系统。在进行非接触型通信的情况下，因为不需要接触用的端子等，所以在这种端子的接点部不会产生破损，有利于降低维修成本，方便处理等。
与接触型相比，非接触型IC卡系统的一个大的特征在于可构成操作容易且可迅速进行信息变换处理的系统。例如，在将非接触型IC卡用作铁道或公共汽车等车票的情况下，仅通过将非接触型IC卡罩上检票口(以后称为罩上处理)，或在瞬间接触(以后称为一触即离处理)，就可进行检票处理。
由此，在非接触型IC卡系统中，作为IC卡和读写装置之间交换信息的形态，考虑各种方法。例如，考虑(1)将IC卡罩上距读写装置数cm左右以内的空间内的方法(罩上处理)、(2)将IC卡插入读写装置中设置的卡夹持器中的方法(落入处理)、(3)在将卡放置在读写装置中后，通过导通电源开关来提供电压的方法等。
这些方法不同于使IC卡接近读写装置的方法。因此，在通过电磁感应从读写装置向IC卡供电时，IC卡内的电源电压的产生条件也不相同。另外，在电磁感应引起的供电中，因为不能提供大容量的功能，而且不能稳定供电，所以在供电开始时的加电复位动作中要求高的可靠性。
下面例举在现有的非接触型IC卡中使用何种加电复位或复位电路的防误操作电路。
例如，在日本公开特许公报(特开平10-269327号公报(
公开日1998年10月9日))中，公开了非接触型IC卡加电复位电路结构。在这里公开的技术中，不能保证逻辑电路的动作，不使用逻辑电路，通过以模拟方式检测电源电压的复位动作来切断逻辑电路的电源。因此，在复位动作时，不向微计算机的输入输出电路和微计算机电路部施加电压。下面详细说明该结构。
图10是表示该电路结构例的电路图。由天线线圈51提供的电压在提供给作为调节器电路的REG-A55、REG-G56和作为基准电压发生电路的VREF57后提供给各电路部。从REG-A55向微计算机64和其接口部提供电压。另外，从REG-B56向CLK再现电路53、复位发生电路54、作为调制电路的MOD66、作为解调电路的DEMO67和比较电路59的(+)端子提供电压。
来自作为基准电压发生电路的VREF57的输出被提供给REG-A55和REG-B56，为了控制电源上升次序，在至REG-A55的路径上设置开关60。另外，来自VREF57的输出被连接到控制开关60ON/OFF的比较电路58的(+)端子上。
REG-A55和REG-G56的输出电压可以是同电位也可以是不同电位，但调节器的结构本身最好形成相同电路结构。
其中，比较由电阻61和二极管62构成的模拟检测部、VREF57、REG-A55和REG-G56的电源上升时的速度时，REG-A55和REG-G56的上升速度最慢，VREF57、模拟检测部的上升速度最快。利用电源上升速度的不同，如下控制电源上升。
首先，比较电路59判定REG-B56和VREF57中哪个的输出电压高。在通常的动作时，REG-B56的输出电压高。但是，REG-B56如上所述比较，电源上升速度慢，所以将非接触型IC卡罩上读写装置的瞬间等时，VREF57的输出电压变高。
在这种状态下，施加到微计算机64上的电源电压不足以得到稳定动作，所以微计算机64必须处于复位状态。因此，复位发生电路54根据比较电路59的比较结果，生成复位信号。通过缓冲电路69D将复位信号施加给微计算机64。由此，微计算机64仅在提供足以稳定动作的电源电压时，才解除复位状态，进行动作。
但是，缓冲电路69A-69D的输出在以复位发生电路54为首的逻辑电路的动作尚不稳定时并非一定能得到期望的信号。即，在电源电压低时，有可能在REG-A55的输出尚未施加到微型计算机64时，便输出复位解除信号。此时，其它端子电压比微计算机64的电源端子高，导致元件破坏或误操作。另外，同样的情况在时钟端子和数据端子中也会产生。
为了防止这种情况的发生，在图10所示结构中，首先，在向REG-A55施加基准电压的路径中设置开关60，不能保证充分动作电压时切断路径，不给微计算机64施加电压。另外，对于缓冲电路69A-69D，通过连接与微计算机64相同的电源，在微计算机64的其它端子上不施加高于电源端子的电压。
另外，为了以启动复位发生电路54为首的逻辑电路动作不稳定的期间内不引起误操作，开关60根据AND电路63发生的逻辑进行切换动作。AND电路63输出复位发生电路54、比较电路59、和比较电路58的各个输出的逻辑积。因为可通过简单的晶体管逻辑来实现这种AND电路63，所以即使在电源电压低的状态下也可稳定动作。
比较电路58比较VREF57的输出和二极管62的正向电压。通常，因为通过来自电阻61的偏置电流得到的二极管62的正向电压的上升快，所以比较电路58在VREF57的输出上升前，向AND电路63输出逻辑“L”。因此，通过来自AND电路63的输出，在VREF57的输出上升前，开关60确实被连接到GND侧，REG-A55不会错误上升。
另外，比较电路59比较REG-B56和VREF57的输出。通常，VREF57的上升比REG-B56的上升快，所以比较电路59在REG-B56上升前向AND电路63输出逻辑“L”。因此，通过来自AND电路63的输出，在REG-B56的输出上升前，开关60确实连接到GND侧。
另外，在复位信号未充分变为逻辑“H”的期间内，将复位发生电路54的输出输入到AND电路63，以使开关60连接到GND侧。
如上所述，从由电阻61和二极管62构成的模拟检测部到VREF57、REG-A55和REG-B56确实连续动作后，因为解除了复位，所以不产生误操作。
另一方面，近年来，随着非接触型IC卡系统需要的增加，考虑在现有的接触型IC卡中包含非接触型功能，根据目的来分别使用的利用形态。因此，将非接触型和接触型容纳在一个IC卡中的联合卡可对应于非接触型IC卡系统和接触型IC卡系统双方，预测在今后会成为主流。
非接触型IC卡系统根据其通信距离有邻接型和邻近型等。现在分别根据ISO/IEC14443和ISO/IEC10536进行标准化。
如上所述，非接触型IC卡的利用形态多种多样，由非接触读写装置提供的电压的上升波形因各使用状况而不同。因此，难以检测搭载在IC卡上的半导体集成电路装置的电压。即，因为加电复位的条件设定的技术难易度高，所以难以设计半导体集成电路装置。
下面，参照图11和图12来说明在上述使用状况下，在从读写装置供电的电压的上升波形和应期待的复位期间。在这些图中，REGIN电压表示由桥式二极管整流后的电压，在图10所示结构例中，是相当于从二极管电桥52到REG-A55的输出的电压。另外，VCC2V电压是根据REGIN电压通过调节器生成的逻辑系列的2V电源，在图10所示结构例中，是相当于REG-A55输出电压的电压。
图11表示读写装置开关动作引起的电压上升波形。此时的REGIN电压上升波形变得急剧，REGIN电压的上升时间还对天线线圈(图10中天线线圈51)、二极管电桥(图10中二级管电桥52)、和平整电容(图10中平整电容68)的整流作用产生影响。在本动作中，将REGIN电压的上升期间设定为tREGIN期间。
此时，产生逻辑用电压VCC2V的调节器的上升期间相当于REGIN电压的上升期间，VCC2V电压比REGIN慢一步上升，且上升波形急剧。在实际测量中，tREGIN期间为数10微秒左右。在这种上升波形的情况下，复位信号将VCC2V电压的上升作为起点，在系统初始化必需的必要期间后被解除。
图12表示上述罩上动作时、落入动作时和一触即离动作时等的电压上升波形。此时的REGIN电压的上升波形平缓，作为上升期间的tREGIN期间在实际测量中为数100毫秒左右。此时，虽因调节器的设定而不同，但当REGIN电压达到某个一定的电压水平时，VCC2V电压开始上升。即，在REGIN电压的上升波形平缓时，在REGIN电压完全上升之前，VCC2V电压达到目标电压。
在这种上升波形的情况下，复位信号虽以VCC2V电压的上升作为起点，但在作为主电源的REGIN电压上升之后，必需解除复位信号，与图11所示情况相比，需要很长的复位期间。
在上述图10所示的电路中，在电压上升平缓的情况下，在相当于VCC2V电压的来自REG-B56的输出过渡上升的过程中，AND63等门输出不稳定，引起开关60的误动作，结果不能正常解除复位。
因此，在电压上升急剧的情况下，和平缓的情况下，因为复位期间不同，所以难以由同一复位电路生成复位期间。
另外，对于现有的非接触型IC卡系统中使用的IC卡，LSI可利用的消耗电流小于10mW。但是，对于近年来的多目的IC卡，非易失性存储器中存储的应用程序数量增多，要求大容量化，所以LSI必需的消耗电流增大到约200mW左右。如上所述，对于制约供电能力的非接触型IC卡系统而言，这成为大问题，特别是在对消耗大功率的非易失性存储器的写入/删除时，可能会降低电源电压。即，此时的电源电压变动在电源电压上升时可能被误识别的问题存在于非接触型IC卡系统中，必需对复位电路开动脑筋想办法。
另外，为了避免复位电路中消耗电流进一步增大，在检测电源电压时必须避免采用A/D转换器或精度高的模拟检测电路等。当采用这种结构时，不仅会导致消耗电流增大，还可能导致电路规模增大。
发明概述本发明的目的在于提供一种加电复位电路和具有该电路的IC卡，即使在从外部供电源取得的功率上升变动的情况下，确实输出有效的复位信号。
为了实现上述目的，本发明的加电复位电路，被设置在从外部供电源通过电磁感应非接触地取得电源电压，将该电源电压变换为规定电压后，提供给进行逻辑运算的逻辑部的系统中，生成控制上述系统复位状态的复位信号，其特征在于包括检测提供给上述逻辑部的电压值后生成第一复位信号的第一复位电路；检测整流从上述外部供电源取得的电源电压的整流电路的输出电压后生成第二复位信号的第二复位电路；和将上述第一复位信号和上述第二复位信号之一作为上述复位信号输出的复位信号输出电路。
在从外部供电源通过电磁感应非接触地取得电力的情况下，电源电压的发生条件随着状况变化。例如，存在电源电压急剧上升的情况或平缓上升的情况等。
在电源电压急剧上升的情况下，整流电路的输出电压也急剧上升，之后，提供给逻辑部的电压也急剧上升。此时，若确认提供给逻辑部的电压上升，则整流电路的输出电压也上升。因此，复位信号输出电路可将检测提供给逻辑部的电压的第一复位电路的第一复位信号作为复位信号输出。
另一方面，在电源电压平缓上升的情况下，整流电路的输出电压和提供给逻辑部的电压也平缓上升。其中，完全上升状态下的整流电路的输出电压比提供给完全上升状态下的逻辑部的电压高，所以在电源电压平缓上升的情况下，提供给逻辑部的电压上升很快结束。因此，复位信号输出电路可将检测整流电路输出电压的第二复位电路的第二复位信号作为复位信号输出。
因此，根据上述结构，提供一种即使在电源电压急剧上升的情况下和平缓上升的情况下，都可准确控制系统复位状态的加电复位电路。
本发明的IC装置是具备上述加电复位电路的结构。
通过将上述加电复位电路适用于例如IC卡等IC装置，即使在例如来自外部供电源的供电不稳定的非接触型IC装置中，对于IC装置内的各种功能块，也可准确控制复位操作。因此，可实现保证稳定动作的IC装置。
另外，例如在上述非接触型IC卡中设置接触型端子，还可实现非接触型和接触型兼用的IC卡。
通过以下所述记载可充分了解本发明的其它目的、特征和优点。另外，通过参照附图的以下说明可明白本发明的优点。
附图的简要描述图1是表示本发明实施例1的半导体电路装置具备的加电复位电路示意结构的框图；图2是表示上述加电复位电路具备的第一复位电路示意结构的框图；图3是表示上述加电复位电路具备的第二复位电路示意结构的框图；图4是表示在上述第二复位电路中应用滞后比较器的情况下的示意结构的框图；图5是表示上述半导体电路装置的示意结构的框图；图6是表示REGIN电压急剧上升时的各信号的动作波形的说明图；图7是表示REGIN电压平缓上升时的各信号的动作波形的说明图；
图8(a)是表示滞后比较器的示意结构的电路图，图8(b)是表示滞后比较器的动作波形的说明图；图9是表示消耗大电流时，使用应用滞后比较器的第二复位电路的情况下各信号的动作波形的框图；图10是表示现有的半导体装置电路示意结构的框图；图11是表示REGIN电压急剧上升情况下REGIN电压和VCC2V电压的波形的说明图；和图12是表示REGIN电压平缓上升情况下REGIN电压和VCC2V电压的波形的说明图。
实施例的描述下面根据附图来说明本发明的一实施例。
图5是表示本发明实施例的半导体电路装置的示意结构的框图。该半导体电路装置内置于对应于接触型和非接触型两者的IC卡中，采用加电复位电路。
该半导体电路装置的结构包括使用电磁波进行通信的RF(RadioFrequency)部(电源取得部)1A、具备多个进行各种逻辑运算的逻辑电路的逻辑部1B、非易失性存储器部8、电压控制电路部9等。逻辑部1B的结构包括数据处理用CPU(Central Processing Unit)2、高速进行加密处理的保密用处理器3、作为运算处理作业区域的工作RAM(Rnadom Access Memory)4、启动时用的自引导ROM(Read Only Memory)5、协议控制电路6、复位电路7、CG(Clock Generator)12和总线控制电路10等。
RF部1A的结构包括启动电磁感应的天线线圈13、由天线线圈13的连接端子和肖脱基二极管等构成的整流电路14、调制电路15、解调电路16、时钟提取电路17、和加电复位电路18。
本实施例的半导体电路装置的特征在于具备下面详细描述的加电复位电路18的结构和以闪存为代表的大容量非易失性存储器部8。非易失性存储器部8由例如快速EEPROM(Electrically Erasable/Programmable Read Only Memory)等构成。通过逻辑部1B的总线控制电路10对该非易失性存储器部8进行数据的写入和读出。该非易失性存储器部8不限于由上述快速EEPROM构成，例如也可使用FeRAM、MRAM等具有非易失性的存储器部件。
首先说明上述结构的动作概要。由电磁感应产生的电力通过整流电路14整流。将经整流电路14全波整流的作为电源电压的REGIN电源输入电压控制电路部9，电压控制电路部9生成最适合各块的电压，提供给各块。时钟提取电路17提取来自整流电路14的传输波形，生成时钟信号。
调制电路15和解调电路经过振幅调制进行数据通信。解调电路16将接收到的信号变换为解调信号，通过选择电路11输入协议控制电路6，由CPU2进行处理。当CPU2生成发送信号时，从协议控制电路6通过选择电路11将该发送信号输入调制电路15，由调制电路15变换为适合于发送的信号后，从天线线圈13发送。
本实施例中使用的IC卡和对应于该IC卡的读写装置遵循ISO/IEC14443的类型B标准。RF部1A接收读写装置发送的13.56MHz的载波，调制电路15和解调电路16通过SDK(Amplitude Shift Keying)10％振幅调制来调制解调叠加在载波上的数据。
下面详细说明图5所示各结构的动作。构成最适合供电的天线线圈13接收从读写装置发送来的载波。由肖脱基二极管等构成的整流电路14整流天线线圈13启动的功率。
整流电路14生成的电信号有时钟提取电路17从载波中提取的13.56MHz的CLK信号、解调电路16ASK10％振幅调制的数据信号、和整流电路14全波整流的电源电压(这里称为REGIN电源)三种。
如上所述，进入非接触型IC卡磁场的方法多种多样，电源电压上升也多种多样，但这里作为典型情况，说明下示的两种情况。
作为第一种情况，假设在读写装置中设置非接触型IC卡后，从读写装置向IC卡提供电压的情况。如上所述，此时的REGIN电源的电压(REGIN电压)和VCC2V电压的波形为图11所示的波形。此时，REGIN电压从进入电源开关开始在数十微秒内上升，其上升波形急剧。
另外，导通电源开关供给电压时，有时在电压上升中产生振动，考虑到此，有必要设定复位期间。
如图5所示，VCC2V电压是提供给逻辑部1B和非易失性存储器部8的电源电压，是构成电压控制电路部9的调节器的输出。在整流电路14提供的REGIN电压上升后，由电压控制电路部9内部构成的基准电压发生电路产生基准电压VREF。之后，在该基准电压VREF达到足够大的电压时，由调节器产生VCC2V电压。在图11中，REGIN电压的上升和VCC2V电压的上升之间产生时间差。有必要将基准电压VREF设定为从GND电平到电源电压电平中最佳的电压值(例如1.5V)。
作为第二种情况，假设通过罩上动作、落入动作和一触即离动作等处理，从读写装置向IC卡提供电压的情况。如上所述，此时的REGIN电压和VCC2V电压的波形为图12所示波形。此时，REGIN电压的上升期间为数百毫秒，其上升波形平缓。
本实施例的加电复位电路18即使在上述任何电源电压上升的情况下，都能确实输出和解除复位信号。下面，参照图1所示框图来说明该加电复位电路18的细节。
加电复位电路18的结构包括第一复位电路21、第二复位电路22、NOR电路(复位信号输出电路)23、NAND电路24、和反相器25。第一复位电路21在输入REGIN电压、VCC2V电压和基准电压VREF的同时，输出RST1信号(第一复位信号)。第二复位电路22在输入REGIN电压和基准电压VREF的同时，输出RST2信号(第二复位信号)。
NOR电路23从第一复位电路21输出RST1，从第二复位电路22输入RST2，同时，输出其NOR逻辑。另外，NAND电路24在输入来自NOR电压23的输出和RSTB信号的同时，输出作为其NAND逻辑的P-RSTB信号。反相器25输出颠倒P-RSTB信号的作为加电复位信号的P-RST信号。后面描述RSTB信号和NAND电路24。
在以上结构中，第一复位电路21以基准电压VREF为基准，检测VCC2V电压的上升，输出RST1信号。另外，第二复位电路22以基准电压VREF为基准，检测REGIN电压的上升，输出RST2信号。因此，可实现对应于电压急剧上升的情况和平缓上升的情况两者的复位电路。下面详细说明第一复位电路21和第二复位电路22。
首先，参照图2来说明第一复位电路21的结构。第一复位电路21由将REGIN电压作为电源电压的比较电路26和反相器27构成。通过由电阻R1和电容C1构成的串并联电路向比较电路26的(+)端子输入VCC2V。另外，向比较电路26(-)端子输入基准电压VREF。根据这种结构，第一复位电路21检测VCC2V电压的上升后输出。反相器27设计成确定作为复位信号的RST1信号的极性。
其中，第一复位电路21输出的RST1信号从开始输出到仅延迟电阻R1和电容C1构成的串并联电路的时间常数R1C1的时间后，解除输出。因此，时间常数R1C1被设定为可获得到从VCC2V电压上升开始到初始化系统所需的时间。
即，第一复位电路21是图11所示响应REGIN电压上升急剧时的电路。下面详细描述。
如上所述，在REGIN电压上升急剧时，基准电压VREF上升快，基本等于REGIN电压的上升。将这种基准电压VREF输入比较电路26的(-)端子。另一方面，VCC2V电压的上升比REGIN电压的上升延迟些。这种VCC2V电压被延迟串并联电路的时间常数R1C1后，被输入比较电路26的(+)端子。即，通过施加时间常数R1C1的延迟时间，可确保复位期间。
在REGIN电压上升时，输入上升快的基准电压VREF的比较电路26(-)端子电压比输入上升慢些的VCC2V电压的(+)端子电压高，所以通过反相器27输出的RST1信号变为“H”电平。之后，在VCC2V电压延迟时间常数R1C1时间后，电压上升，因此，(+)端子电压上升，在比(-)端子电压大的时刻，RST1信号变为“L”电平。这里，RST1信号变为“H”电平的期间为复位期间。
下面，参照图3来说明第二复位电路22的结构。第二复位电路22由将REGIN电压作为电源电压的比较电路28和反相器29构成。由电阻R3·R4分割REGIN电压后的电压通过并联连接的电容C2输入比较电路28的(+)端子。另外，向比较电路28(-)端子输入基准电压VREF。根据这种结构，第二复位电路22检测REGIN电压的上升后输出解除复位的信号。另外反相器29是为确定作为复位信号的RST2信号的极性而设置的。
其中，第二复位电路22输出的RST2信号从REGIN电压上升开始到仅延迟分割电阻R3·R4和电容C2的时间常数R4R3C2/(R4+R3)的时间后，输出作为解除复位状态的信号。因此，时间常数R4R3C2/(R4+R3)被设置为可获得从REGIN电压上升开始到初始化系统所需的时间。
即，第二复位电路22是图12所示的响应REGIN电压上升平缓时的电路。下面详细描述。
如上所述，在REGIN电压上升平缓时，基准电压VREF的输出跟随REGIN电压的上升。这是因为基准电压VREF的响应比REGIN电压的上升快。
在基准电压VREF到达规定电压时，从电压控制电路部9内部构成的调节器输出电路输出VCC2V电压。
因为向比较电路28(+)端子输入电阻分割REGIN电压后的电压，所以在REGIN电压上升最初，比较电路28(+)端子的电位比输入基准电压VREF的(-)端子的电位低。因此，通过反相器29输出的RST2信号为“H”电平。
之后，在基准电压VREF在例如1.5V饱和的情况下，比较电路28(+)端子的电位继续上升，不久，比较电路28(+)端子的电位上升为(-)端子的电位。此时，RST2信号变为“L”电平。其中，因为REGIN电压的输入仅延迟时间常数R4R3C2/(R4+R3)的延迟时间，所以在从REGIN电压上升开始经过延迟时间后，RST2信号变为“L”电平。
另外，加电复位电路18具备进行以上动作的第一复位电路21和第二复位电路22，将各输出RST1信号和RST2信号通过OR运算后输出得到加电复位信号P-RST。即，加电复位电路18在REGIN电压急剧上升时或平缓上升时的任一情况下，都能输出可设定最佳复位期间的加电复位信号P-RST。
下面，参照图6和图7来说明电源电压急剧上升时和平缓上升时加电复位电路18内的各信号变化。
图6中，REGIN电压的上升期间tREGIN为数微秒。即，图6表示REGIN电压急剧上升的情况。如上所述，从REGIN电压上升到VCC2V电压上升，由于调节器动作等，存在时间差。另一方面，RST1信号和RST2信号按与REGIN电压上升相同的定时上升。
首先，第二复位电路22最初检测REGIN电压上升，RST2信号变为“L”电平。REGIN电压上升越急剧，RST2信号变为“L”电平就越快。在本实施例中，设定为当REGIN电压上升到约4.0V左右时，RST2信号变为“L”电平。
接着，VCC2V电压上升，在从该上升经过时间常数R1C1的延迟时间确定的复位期间Trst1后，RST1信号变为“L”电平。此时，P-RST信号变为“H”，解除复位。因此，在REGIN电压上升急剧的情况下，第一复位电路21有效动作。
图7中，REGIN电压的上升期间tREGIN为数百毫秒。即，图7表示REGIN电压平缓上升的情况。如上所述，REGIN电压上升的同时，基准电压VREF也同样上升，在基准电压VREF达到规定电压时，开始输出VCC2V电压。此时，第一复位电路21最初检测VCC2V电压的上升，将RST1信号确定为“L”电平。
接着，沿REGIN电压的上升以“H”电平输出RST2信号，在REGIN电压达到规定电压(例如约4.0V)时进行检测，经过时间常数R4R3C2/(R4+R3)的延迟时间后，变更为“L”电平。此时，P-RST信号变为“H”，解除复位。因此，在REGIN电压上升平缓的情况下，第二复位电路22有效动作。
在本实施例中，对于电源电压上升，设计各电路的动作范围重复，以便不引起第一复位电路21和第二复位电路22的误操作。即，设定第一复位电路21在tREGIN期间从数微秒到数毫秒的范围内动作，第二复位电路22在tREGIN期间从数百微秒到数百毫秒以上的范围内动作。在tREGIN期间从数百微秒到数毫秒的时刻进行电路切换，在该范围内，虽然两个电路都动作，但优先第二复位电路22。
下面，根据图1来说明输入NAND电路24的RSTB信号。该RSTB信号(第三复位信号)是从外部输入的复位信号，是逻辑“L”有效的信号。在将本实施例的半导体电路装置用于作为兼用非接触型和接触型IC卡的联合卡的情况下，RSTB信号相当于从接触型外部端子输入的复位信号。
在本实施例中，根据图1所示的结构，设定作为来自外部的复位信号的RSTB信号的优先级比RST1信号和RST2信号高。但是，也可根据适用的IC卡规格来适当变更这些信号的优先顺序。可通过变更相当于NAND电路24的电路来对应变更优先顺序。
在来自外部的复位信号为最优先的情况下，在被用作使用本实施例的加电复位电路18的IC卡时，通过从外部端子输入复位信号可立即响应复位动作，可排除包含读写装置的外围电磁波的影响。
下面，作为上述问题，举例说明消耗电流增大的对策。在非接触型IC卡系统中，提供给IC卡的电源容量较小。此时，若消耗电流增大，则电源电压电平可能下降。因此，例如在非接触型IC卡内设置大容量的非易失性存储器并需要进行大功率的写入或删除操作时，防止复位误操作的部件是必需的。
图4表示具备防止这种复位误操作部件的第二复位电路22的结构例。不同之处在于，与图3所示第二复位电路22的结构相比，该第二复位电路22在从分割电阻R3·R4和电容C2到比较电路28(+)端子之间插入电阻R5，同时，从比较电路28的输出向(+)端子施加电阻R6正方向的反馈，其它结构相同。将这种电路称为滞后比较器，可以赋予第二复位电路22滞后特性。
图8(a)表示由电阻R5·R6和运算放大器构成的滞后比较器的结构，图8(b)表示该滞后比较器的动作波形。在图8(a)中，Vr表示输入运算放大器(+)端子的电压，Vin表示输入(-)端子的电压，Vout表示来自运算放大器的输出。另外，在图8(b)中，横轴表示Vin，纵轴表示Vout。
用下式表示Vin的上限电压VH和下限电压VL。
VH＝R5/(R5+R6)*(VortH-Vr)+Vr (1)VL＝R5/(R5+R6)*(VortL-Vr)+Vr (2)根据上式，通过设定电阻R5·R6，可确定滞后动作电压的上限电压VH和下限电压VL。
根据图4所示结构，图1所示加电复位电路18通过将该滞后比较器适用于直接检测作为电源电压的REGIN电压的第二复位电路22中，在电源电压微小变动的情况下，可有效对应。
即，如图8(b)所示，滞后比较器在Vin上升时，上限电压VH在输出电压从VoutH变化到VoutL，另一方面，在Vin下降时，下限电压VL中输出电压从VoutL变化到VoutH。即，在REGIN电压上升时，在变为对应于上限电压VH的电压的时刻，RST2信号从“H”变为“L”，另一方面，在由于产生过大消耗电流等REGIN电压下降的情况下，在REGIN电压为对应于下限电压VL的电压之前，RST2信号不变化。
图9表示第二复位电路为图4所示结构的情况下各信号的动作波形。图9表示半导体电路装置内发生过大消耗电流时的复位电路动作时的动作实例。图中，(1)至(2)之间的期间内产生过大消耗电流，由此，REGIN电压值下降。
其中，设检测REGIN电压上升的电压为4.0V，当上述REGIN电压的下降降到4.0V时，在图3所示的第二复位电路22的情况下，产生RST2信号从“L”变为“H”的误操作。
相反，在图4所示的第二复位电路22的情况下，通过向运算放大器的输入部施加滞后，吸收REGIN电压的变动，可防止加电复位电路18的误操作。
根据这种结构，因为防止伴随大电流消耗引起的电源电压下降的复位电路的误操作，所以可在半导体电路装置中搭载消耗大电流的大容量非易失性存储器，可实现存储多个应用程序软件的多目的IC卡。
在本实施例中，说明了对非接触型IC卡进行RF供电的半导体电路装置，但除IC卡外，若是进行RF供电的系统，则也可适用本发明。另外，在与安装在负荷上的终端之间，也可适用于非接触地处理信息的非接触终端系统等中。
如上所述，本发明的加电复位电路，被设置在从外部供电源通过电磁感应非接触地取得电源电压，将该电源电压变换为规定电压后，提供给进行逻辑运算的逻辑部的系统中，生成控制上述系统复位状态的复位信号，其结构包括检测提供给上述逻辑部的电压值后生成第一复位信号的第一复位电路；检测整流从上述外部供电源取得的电源电压的整流电路的输出电压后生成第二复位信号的第二复位电路；和将上述第一复位信号和上述第二复位信号之一作为上述复位信号输出的复位信号输出电路。
另外，本发明的加电复位电路的结构也可是在上述结构中，上述第一复位电路包括比较电路，比较用于从整流电源电压的整流电路的输出电压变换为规定电压的调节电路的基准电压和提供给上述逻辑部的电压，根据比较电路的输出，生成上述第一复位信号。
根据上述结构，根据调节器电路中使用的基准电压和提供给逻辑部的电压的比较结果生成第一复位信号。因为基准电压的上升基本等于整流电路输出电压的上升，所以比提供给逻辑部的电压上升得快。因此，若适当调整完全上升状态下两者的电压值后进行比较，则在提供给逻辑部的电压不上升的状态下，基准电压的电压值高，在提供给逻辑部的电压充分上升的时刻，提供给逻辑部的电压的电压值变高。即，根据上述结构，可通过较简单的结构来准确检测提供给逻辑部的电压上升。
另外，本发明的加电复位电路的结构也可是在上述结构中，提供给上述逻辑部的电压通过延迟电路输入到上述比较电路。
根据上述结构，提供给逻辑部的电压上升在由延迟电路延迟后输入比较电路。因此，在从实际上升开始经过延迟电路的延迟时间后检测提供给逻辑部的电压上升。因此，通过设定延迟时间以得到初始化系统所需的时间，可防止启动系统时的误操作。另外，系统初始化所需的时间相当于从复位信号启动开始到初始化各外围块为止的时间。
另外，本发明的加电复位电路的结构也可是在上述结构中，上述第二复位电路包括比较电路，比较用于从整流电源电压的整流电路的输出电压变换为规定电压的调节电路(9)的基准电压和提供给上述整流电路的输出电压，根据比较电路的输出，生成上述第二复位信号。
根据上述结构，根据调节器电路中使用的基准电压和整流电路的输出电压的比较结果生成第二复位信号。基准电压的上升基本等于整流电路输出电压的上升。另外，在完全上升的状态下，基准电压是比整流电路输出电压低的值。因此，若适当调整完全上升状态下两者的电压值后进行比较，则在整流电路的输出电压不上升的状态下，基准电压的电压值高，在整流电路的输出电压充分上升的时刻，整流电路的输出电压的电压值变高。即，根据上述结构，可通过较简单的结构来准确检测整流电路的输出电压上升。
另外，本发明的加电复位电路的结构也可是在上述结构中，上述整流电路的输出电压通过延迟电路输入上述比较电路。
根据上述结构，整流电路的输出电压上升在由延迟电路延迟后输入比较电路。因此，在从实际上升开始经过延迟电路的延迟时间后检测整流电路的输出电压上升。因此，通过设定延迟时间以得到初始化系统所需的时间，可防止启动系统时的误操作。
另外，本发明的加电复位电路的结构也可是在上述结构中，上述复位信号输出电路在上述第一复位信号和上述第二复位信号双方变为解除复位状态的信号时，输出解除系统复位状态的复位信号。
根据上述结构，在电源电压急剧上升时，作为第二复位信号解除复位状态的信号的定时比作为第一复位信号解除复位状态的信号的定时快，解除系统复位状态的复位信号基于第一复位信号。即，在电源电压上升急剧的情况下，根据准确解除复位的来自第一复位电路的第一复位信号，可解除复位。
另一方面，在电源电压平缓上升时，作为第一复位信号解除复位状态的信号的定时比作为第二复位信号解除复位状态的信号的定时快，解除系统复位状态的复位信号基于第二复位信号。即，在电源电压上升平缓的情况下，根据准确解除复位的来自第二复位电路的第二复位信号，可解除复位。
即，根据上述结构，可提供在电源电压上升急剧的情况和平缓的情况下，都可准确控制系统复位状态的加电复位电路。
另外，本发明的加电复位电路的结构也可是在上述结构中，上述第二复位电路对上述整流电路的输出电压变动具有滞后作用。
根据上述结构，第二复位电路根据整流电路输出电压的变动方向，可变化第二复位信号的生成。例如，在电源电压上升的情况下，确实维持复位状态，另一方面，例如通过进行大容量存储器的写入动作或消除动作，暂时增大消耗电流、暂时降低整流电路的输出电压时，可防止不必要的复位。
详细说明时，在电源电压上升的情况下，整流电路的输出电压变动为上升方向。在这种情况下，可将滞后特性设定为在整流电路的输出电压完全上升的时刻，输出解除复位状态的第二复位信号。另一方面，在电源电压上升结束并稳定地提供电源电压的状态下，通过暂时增大消耗电流暂时降低整流电路的输出电压时，整流电路的输出电压的变动为下降方向。在这种情况下，可将滞后特性设定为若下降到一定程度的电压，则不向复位状态移动。
因此，根据上述结构，因为可防止伴随大电流消耗引起的电源电压下降的复位误操作，所以可构筑搭载这种消耗大电流的大容量非易失性存储器的系统。
另外，本发明的加电复位电路的结构也可是在上述结构中，上述系统从外部供电源进行接触型供电，同时，上述复位信号输出电路将上述第一复位信、上述第二复位信号和随着上述接触型供电输入的第三复位信号之一作为上述复位信号输出。
在上述结构中，形成在非接触供电的同时进行接触型供电的系统。复位信号输出电路除第一复位信号和第二复位信号外，还可根据伴随接触型供电输入的第三复位信号输出复位信号。因此，可提供无论以非接触型和接触型中的任一方式供电，都可准确控制系统的复位状态的加电复位电路。
另外，本发明的加电复位电路的结构也可是在上述结构中，上述复位信号输出电路在输入上述第三复位信号时，最优先该第三复位信号，将其作为复位信号输出。
根据上述结构，在进行接触型供电的情况下，因为立即响应第三复位信号来进行复位动作，所以不受周围电磁波的影响，可准确地进行对应于接触型供电的复位动作。
发明详细说明项中的具体实施形态或实施例仅用于明确本发明的技术内容，不应局限于具体实例而做狭义解释，在本发明的精神和下面记载的权利要求的范围内，可进行各种变更来实施。
权利要求
1.一种加电复位电路，被设置在从外部供电源通过电磁感应非接触地取得电源电压，将该电源电压变换为规定电压后，提供给进行逻辑运算的逻辑部(1B)的系统中，生成控制上述系统复位状态的复位信号，其特征在于包括检测提供给上述逻辑部(1B)的电压值后生成第一复位信号的第一复位电路(21)；检测整流从上述外部供电源取得的电源电压的整流电路(14)的输出电压后生成第二复位信号的第二复位电路(22)；和将上述第一复位信号(21)和上述第二复位信号(22)之一作为上述复位信号输出的复位信号输出电路(23、24、25)。
2.根据权利要求1所述的加电复位电路，其特征在于上述第一复位电路(21)包括比较电路(26)，比较用于从整流电源电压的整流电路(14)的输出电压变换为规定电压的调节电路(9)的基准电压和提供给上述逻辑部(1B)的电压，根据比较电路(26)的输出，生成上述第一复位信号。
3.根据权利要求2所述的加电复位电路，其特征在于提供给上述逻辑部(1B)的电压通过延迟电路(R1、C1)输入上述比较电路(26)。
4.根据权利要求3所述的加电复位电路，其特征在于上述延迟电路(R1、C1)是由电阻(R1)和电容(C1)构成的电路。
5.根据权利要求1-4之一所述的加电复位电路，其特征在于上述第二复位电路(22)包括比较电路(28)，比较用于从整流电源电压的整流电路(14)的输出电压变换为规定电压的调节电路(9)的基准电压和上述整流电路(14)的输出电压，根据比较电路(28)的输出，生成上述第二复位信号。
6.根据权利要求5所述的加电复位电路，其特征在于上述整流电路(14)的输出电压通过延迟电路(R3、R4、C2)输入上述比较电路(28)。
7.根据权利要求6所述的加电复位电路，其特征在于上述延迟电路(R3、R4、C2)是由电阻(R3、R4)和电容(C2)构成的电路。
8.根据权利要求1-7之一所述的加电复位电路，其特征在于上述复位信号输出电路(23)在上述第一复位信号和上述第二复位信号双方变为解除复位状态的信号时，输出解除系统复位状态的复位信号。
9.根据权利要求8所述的加电复位电路，其特征在于上述复位信号输出电路(23)输入上述第一复位信号和上述第二复位信号，将这些信号的NOR逻辑作为复位信号输出。
10.根据权利要求1-9之一所述的加电复位电路，其特征在于上述第二复位电路(22)对上述整流电路(14)的输出电压变动具有滞后作用。
11.根据权利要求1-10之一所述的加电复位电路，其特征在于上述系统从外部供电源进行接触型供电，同时，上述复位信号输出电路(24)将上述第一复位信号、上述第二复位信号和随着上述接触型供电输入的第三复位信号之一作为上述复位信号输出。
12.根据权利要求11所述的加电复位电路，其特征在于上述复位信号输出电路(24)在输入上述第三复位信号时，最优先该第三复位信号，将其作为复位信号输出。
13.一种IC装置，其特征在于具备从外部供电源通过电磁感应非接触地取得电源电压的电源取得部(1A)；将上述电源取得部(1A)取得的电源电压变换为规定电压的电压控制电路部(9)；在从上述电压控制电路部(9)供电的同时，进行逻辑运算的逻辑部(1B)；和生成控制上述逻辑部(1B)的复位状态的复位信号的加电复位电路(18)，上述加电复位电路(18)包括检测提供给上述逻辑部(1B)的电压值后生成第一复位信号的第一复位电路(21)；检测整流从上述外部供电源取得的电源电压的整流电路(14)的输出电压后生成第二复位信号的第二复位电路(22)；和将上述第一复位信号(21)和上述第二复位信号(22)之一作为上述复位信号输出的复位信号输出电路(23、24、25)。
14.根据权利要求13所述的IC装置，其特征在于还具备可由上述逻辑部(1B)写入和读出信息的非易失性存储部(8)。
15.根据权利要求13或14所述的IC装置，其特征在于上述电源取得部(1A)解调叠加在从外部供电源发送的电磁波上的数据，将该数据传送给上述逻辑部(1B)，同时，调制从上述逻辑部(1A)传送来的数据，向外部发送电磁波。
16.根据权利要求13、14或15所述的IC装置，其特征在于上述电源取得部(1A)提取叠加在由外部供电源发送的电磁波上的逻辑信号，将该信号传送给上述逻辑部(1B)。
17.根据权利要求13-16之一所述的IC装置，其特征在于上述电源取得部(1A)、上述电压控制电路部(9)、上述逻辑部(1B)和上述加电复位电路(18)包含于卡形结构物内部。
18.根据权利要求13-17之一所述的IC装置，其特征在于上述电源取得部(1A)从外部供电源进行接触型供电。
全文摘要
加电复位电路包括第一复位电路、第二复位电路和NOR电路。第一复位电路通过检测提供给逻辑部的VCC2V来生成第一复位信号RST1，同时，第二复位电路通过检测作为整流从外部供电源取得的电源电压的整流电路输出电压的REGIN电压来生成第二复位信号RST2。NOR电路将RST1和RST2之一作为复位信号P－RST输出。通过上述结构，提供一种加电复位电路，即使在从外部供电源取得的功率上升变动的情况下，也可确实输出有效复位信号。
文档编号G06K19/07GK1400516SQ0213189
公开日2003年3月5日 申请日期2002年7月30日 优先权日2001年7月30日
发明者重政晴彦, 中尾佳宽 申请人:夏普公司