专利名称：一种能快速读取计算机开机程序的装置的制作方法
技术领域：
本实用新型涉及一种计算机系统中的装置，尤指一种读取计算机开机程序的装置。
图1所示为包括一微处理器10、一北桥芯片11、一南桥芯片12、多个存储器及一基本输入输出系统芯片的已知结构示意图，从中可以很清楚地看出，基本输入输出系统芯片13被连接至该南桥芯片12，因此微处理器10必须通过北桥芯片11与南桥芯片12，方能撷取到基本输入输出系统芯片13中所存放的开机程序代码。除了基本输入输出系统芯片13的存储器外，计算机系统还包括多个电连接于北桥芯片11的其它存储器14。这些存储器14一般为动态随机存取存储器(dynamic random accessmemory；以下简称DRAM)模块。然而，一种SyncFlah闪存可与DRAM使用相同的总线，并以同一个DRAM存储控制器来执行。因此，现在也可使用一SyncFlah闪存来作为该多个存储器14之一。在此情形下，使用一SyncFlash双面针脚定义存储器模块(SyncFlash Dual In-line MemoryModule，简称SyncFlash DIMM)作为储存开机程序代码的基本输入输出系统芯片13，并插置到存储器14所用的插槽上是可行的。借由此方式，微处理器10可以很快地通过北桥芯片11撷取到开机程序代码。
但是，由于上述SyncFlash双面针脚定义存储器模块与一般DRAM的双面针脚定义存储器模块具有相同规格且同样插置于与北桥芯片11相连接的存储器插槽上，因此北桥芯片11所看到的SyncFlash存储器模块与DRAM存储器模块，两者皆为相同的双面针脚定义存储器模块，因而无法在执行开机动作时直接辨识出何者为载有开机程序代码的SyncFlash存储器模块，需提出一种可快速辨识该SyncFlash存储器模块的实用的解决方法。
为解决上述技术问题，本实用新型提供一种能快速读取计算机开机程序的装置，应用于一计算机系统中，包括一具有电连接至多个存储器模块的多个信号接脚的核心逻辑装置、一储存有该计算机系统开机程序代码的特定存储器模块及一与该核心逻辑装置电连接的微处理器，其特征在于该特定存储器模块包含一计算机系统识别该特定存储器模块的辨识电路，该辨识电路与该核心逻辑装置的多个信号接脚中的一特定信号接脚电性连接，其能输出一辨识信号，用以提供给该计算机系统读取，进而使该计算机系统能判断出该开机程序代码储存之处。
较佳者，上述装置中的该多个信号接脚均为一点对点信号接脚，而该点对点信号接脚为一芯片选择接脚(Chip Select pin)或一时钟脉冲致能接脚(Clock Enable pin)。
较佳者，上述装置中的该核心逻辑装置为一芯片组的一北桥芯片，该特定存储器模块为一非挥发性存储器模块，而其它存储器模块则为一随机存取存储器模块。
较佳者，上述装置中的该非挥发性存储器模块为一SyncFlash存储器模块，而该随机存取存储器模块为一动态随机存取存储器模块。
较佳者，上述装置中的该SyncFlash存储器模块为一SyncFlash双面针脚定义存储器模块，而该动态随机存取存储器模块为一动态随机存取双面针脚定义存储器模块。
较佳者，上述装置中的该辨识电路为一下拉电阻，而输出一低电位的数字辨识信号，而该核心逻辑装置除该特定信号接脚外，电连接至其它存储器模块的信号接脚均电连接至一上拉电阻，而输出一高电位的数字辨识信号。
较佳者，上述装置中的该辨识电路为一上拉电阻，而输出一高电位的数字辨识信号，而该核心逻辑装置除该特定信号接脚外，电连接至其它存储器模块的信号接脚均电连接至一下拉电阻，而输出一低电位的数字辨识信号。
由上可知，本实用新型提供一种能快速读取计算机开机程序的装置，其主机可很快地撷取到开机程序代码并完成开机过程。
现结合下列附图及具体实施例对本实用新型作更深入的说明。
图1为一已知读取计算机开机程序的装置的结构示意图。
图2为本实用新型第一较佳实施例的功能方框图。
图3为本实用新型第二较佳实施例的功能方框图。
图4a、图4b为金氧半晶体管(MOS transistor)所构成电阻的示意图。
而因下拉电阻231的电阻值远小于上拉电阻213的电阻值，故北桥芯片21在开机程序(或是重置程序)运行期间，便可进行读取该等芯片选择接脚(CS)211、212上电压电位信号的动作，而以检测低电位信号的方式，北桥芯片21便可判断出何者为连接至SyncFlash存储器模块23的芯片选择接脚，而进一步使微处理器20能通过北桥芯片21而由SyncFlash存储器模块23中撷取到开机程序代码，进而完成后续的开机程序(或是重置程序)。
图3所示为本实用新型第二较佳实施例的功能方框图，在本例中，由于北桥芯片31的芯片选择接脚(CS)311、312分别连接至一下拉电阻313、314至接地点而被拉至低电位。因此，为能使储存有开机程序代码的SyncFlash存储器模块33可被北桥芯片31从其它DRAM存储器模块32中辨识出来，可在SyncFlash存储器模块33的芯片选择接脚(CS)上连接一上拉电阻331至一电压源Vcc，可将上拉电阻331的电阻值设定为远小于下拉电阻313的电阻值，进而形成一强上拉而弱下拉的电位状态。
而因上拉电阻331的电阻值远小于下拉电阻313的电阻值，故北桥芯片31在开机程序(或是重置程序)运行期间，便可进行读取该等芯片选择接脚(CS)311、312上电压电位信号的动作，而以检测高电位信号的方式，北桥芯片31便可判断出何者为连接至SyncFlash存储器模块33的芯片选择接脚，而进一步使微处理器30能通过北桥芯片31而由SyncFlash存储器模块33中撷取到开机程序代码，进而完成后续的开机程序(或是重置程序)。
综上所述，本实用新型的技术方案可准确快速地从插置于存储器插槽上的众多存储器模块中，辨识出何者为储存有开机程序代码的SyncFlash存储器模块，确实解决本实用新型的主要技术问题。而除了上述芯片选择接脚(CS)外，本实用新型的技术方案尚可被运用于属于北桥芯片与存储器模块间的任何点对点信号接脚上，例如时钟脉冲致能接脚(ClockEnable pin，简称CKE)。
为能高度整合至集成电路制程中，上述的上拉电阻与下拉电阻可用如图4a、图4b所示的金氧半晶体管(MOS transistor)所构成的电阻来完成。当然，本实用新型也可被运用于任何关于核心逻辑(core logic)装置的类似硬件环境中，熟悉此技术的人根据本实用新型而作的等效变换及修饰，均应在本专利申请的保护范围之内。
权利要求1.一种能快速读取计算机开机程序的装置，应用于一计算机系统中，包括一具有电连接至多个存储器模块的多个信号接脚的核心逻辑装置、一储存有该计算机系统开机程序代码的特定存储器模块及一与该核心逻辑装置电连接的微处理器，其特征在于该特定存储器模块包含一计算机系统识别该特定存储器模块的辨识电路，该辨识电路与该核心逻辑装置的多个信号接脚中的一特定信号接脚电性连接。
2.如权利要求1所述的能快速读取计算机开机程序的装置，其特征在于所述的该多个信号接脚均为一点对点信号接脚，而该点对点信号接脚为一芯片选择接脚或一时钟脉冲致能接脚。
3.如权利要求1所述的能快速读取计算机开机程序的装置，其特征在于所述的辨识电路为一下拉电阻。
4.如权利要求1所述的能快速读取计算机开机程序的装置，其特征在于所述的辨识电路为一上拉电阻。
5.如权利要求3所述的能快速读取计算机开机程序的装置，其特征在于所述核心逻辑装置除特定信号接脚外，电连接至其它存储器模块的信号接脚均电连接至一上拉电阻。
6.如权利要求4所述的能快速读取计算机开机程序的装置，其特征在于所述核心逻辑装置除特定信号接脚外，电连接至其它存储器模块的信号接脚均电连接至一下拉电阻。
7.如权利要求1所述的能快速读取计算机开机程序的装置，其特征在于所述的核心逻辑装置为一芯片组的一北桥芯片，该特定存储器模块为一非挥发性存储器模块，而其它存储器模块则为一随机存取存储器模块。
8.如权利要求7所述的能快速读取计算机开机程序的装置，其特征在于所述的非挥发性存储器模块为一SyncFlash存储器模块，而所述的随机存取存储器模块为一动态随机存取存储器模块。
9.如权利要求8所述的能快速读取计算机开机程序的装置，其特征在于所述的SyncFlash存储器模块为一SyncFlash双面针脚定义存储器模块，而所述的动态随机存取存储器模块为一动态随机存取双面针脚定义存储器模块。
专利摘要本实用新型提供一种能快速读取计算机开机程序的装置，应用于一计算机系统中，包括一核心逻辑装置、一储存有该计算机系统开机程序代码的特定存储器模块及一微处理器，所有存储器模块均通过各自的信号接脚与该核心逻辑装置连接，而该特定存储器模块包含一与该核心逻辑装置的一特定信号接脚电连接的辨识电路，能输出的一区别于其它存储器模块的辨识信号供该核心逻辑装置识别，因而主机可从该特定存储器模块中读取开机程序代码，该核心逻辑装置可为一北桥芯片，而该特定存储器模块可为一SyncFlash快闪存储器，借由此方式，微处理器可以很快地通过北桥芯片撷取到开机程序代码。
文档编号G06F12/06GK2541902SQ02206688
公开日2003年3月26日 申请日期2002年2月28日 优先权日2002年2月28日
发明者赖瑾, 蔡日兴, 黄祥毅 申请人:威盛电子股份有限公司